書馨卡幫你省薪 2024個(gè)人購(gòu)書報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)
> >>
數(shù)字電子技術(shù)基礎(chǔ)(第二版)

數(shù)字電子技術(shù)基礎(chǔ)(第二版)

作者：唐治德
出版社：科學(xué)出版社出版時(shí)間：2017-03-01
開本： 其他 頁(yè)數(shù)： 272
本類榜單：教材銷量榜
中 圖 價(jià):¥38.9(6.5折) 定價(jià)  ¥59.8 登錄后可看到會(huì)員價(jià)
加入購(gòu)物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
本類五星書更多>

數(shù)字電子技術(shù)基礎(chǔ)(第二版) 版權(quán)信息

數(shù)字電子技術(shù)基礎(chǔ)(第二版) 內(nèi)容簡(jiǎn)介

本書是重慶大學(xué)國(guó)家電工電子基礎(chǔ)課程教學(xué)基地建設(shè)的成果之一，具有教材體系科學(xué)、教學(xué)內(nèi)容優(yōu)選和教學(xué)適應(yīng)性強(qiáng)的特點(diǎn)。本書系統(tǒng)地介紹了數(shù)字電路的基本理論、設(shè)計(jì)方法和典型應(yīng)用。全書內(nèi)容包括：數(shù)字電路緒論、邏輯代數(shù)，邏輯門電路，組合邏輯電路的分析方法和設(shè)計(jì)方法，典型組合邏輯電路，觸發(fā)器和定時(shí)器，時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法，典型時(shí)序邏輯電路，半導(dǎo)體存儲(chǔ)器，可編程邏輯器件和硬件描述語(yǔ)言，數(shù)模與模數(shù)轉(zhuǎn)換器。

數(shù)字電子技術(shù)基礎(chǔ)(第二版) 目錄

目錄 第1章 數(shù)字電路緒論 1 1.1 數(shù)字電路的特點(diǎn) 1 1.1.1 模擬信號(hào)和數(shù)字信號(hào) 1 1.1.2 數(shù)字電路的特點(diǎn) 3 1.2 數(shù)制及其相互轉(zhuǎn)換 4 1.2.1 數(shù)制 4 1.2.2 數(shù)制間的轉(zhuǎn)換 5 1.3 二進(jìn)制算術(shù)運(yùn)算 6 1.4 碼制 7 1.5 二值邏輯運(yùn)算 9 1.5.1 三種基本邏輯運(yùn)算 9 1.5.2 復(fù)合邏輯運(yùn)算 11 1.5.3 邏輯函數(shù)和邏輯圖 12 習(xí)題 13 第2章 邏輯代數(shù) 15 2.1 邏輯代數(shù)的基本定律 15 2.1.1 邏輯代數(shù)定理 15 2.1.2 常用恒等式 16 2.2 邏輯運(yùn)算的基本規(guī)則 17 2.2.1 代入規(guī)則 17 2.2.2 反演規(guī)則 17 2.2.3 對(duì)偶規(guī)則 17 2.3 邏輯函數(shù)的代數(shù)法化簡(jiǎn) 18 2.3.1 *簡(jiǎn)的標(biāo)準(zhǔn) 18 2.3.2 代數(shù)法化簡(jiǎn) 18 2.4 邏輯函數(shù)的卡諾圖化簡(jiǎn) 19 2.4.1 邏輯函數(shù)標(biāo)準(zhǔn)表達(dá)式 19 2.4.2 邏輯函數(shù)的卡諾圖 23 2.4.3 邏輯函數(shù)的卡諾圖化簡(jiǎn) 25 2.5 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn) 27 2.5.1 無(wú)關(guān)項(xiàng)概念 27 2.5.2 應(yīng)用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù) 28 習(xí)題 29 第3章 邏輯門電路 33 3.1 二極管和晶體管的開關(guān)特性 33 3.1.1 二極管的開關(guān)特性 33 3.1.2 晶體管的開關(guān)特性 35 3.2 TTL門電路 37 3.2.1 TTL非門的工作原理 37 3.2.2 TTL非門的特性 39 3.2.3 TTL與非門/或非門/與或非門 43 3.2.4 TTL集電極開路門和三態(tài)門 45 *3.2.5 TTL門電路的產(chǎn)品系列 48 3.3 CMOS門電路 50 3.3.1 CMOS管的開關(guān)特性 50 3.3.2 CMOS反相器的工作原理 52 3.3.3 CMOS反相器的特性 53 3.3.4 CMOS與非門/或非門 55 3.3.5 CMOS傳輸門/三態(tài)門/異或門 56 *3.4 BiCMOS門電路 58 3.4.1 BiCMOS反相器 58 3.4.2 BiCMOS與非門 58 3.4.3 BiCMOS或非門 58 習(xí)題 59 第4章 組合邏輯電路的分析方法和設(shè)計(jì)方法 66 4.1 組合邏輯電路的結(jié)構(gòu)和特點(diǎn) 66 4.2 組合邏輯電路的分析方法 67 4.3 組合邏輯電路的穩(wěn)態(tài)波形圖 70 4.4 組合邏輯電路的設(shè)計(jì)方法 71 4.5 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn) 73 4.5.1 競(jìng)爭(zhēng)冒險(xiǎn) 73 4.5.2 競(jìng)爭(zhēng)冒險(xiǎn)的判斷 73 4.5.3 競(jìng)爭(zhēng)冒險(xiǎn)的消除 74 習(xí)題 75 第5章 典型組合邏輯電路 78 5.1 編碼器 78 5.1.1 普通編碼器 78 5.1.2 優(yōu)先編碼器 80 5.2 譯碼器 83 5.2.1 二進(jìn)制譯碼器 83 5.2.2 二十進(jìn)制譯碼器 85 *5.2.3 顯示譯碼器 87 5.3 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 90 5.3.1 數(shù)據(jù)分配器 90 5.3.2 數(shù)據(jù)選擇器 91 5.4 數(shù)值比較器 93 5.4.11 位數(shù)值比較器 93 5.4.24 位數(shù)值比較器 93 *5.4.3 比較器的位數(shù)擴(kuò)展 94 5.5 加法器 96 5.5.11 位全加器 96 5.5.2 多位加法器 97 *5.5.3 加法器的應(yīng)用 98 5.6 加/減法器 99 習(xí)題 99 第6章 觸發(fā)器和定時(shí)器 103 6.1 基本RS觸發(fā)器 103 6.1.1 與非門基本RS觸發(fā)器 103 6.1.2 或非門基本RS觸發(fā)器 106 6.2 同步RS觸發(fā)器 108 6.3 邊沿觸發(fā)器 110 6.3.1 主從型RS觸發(fā)器 110 6.3.2 傳輸延時(shí)型JK觸發(fā)器 112 6.3.3 維持阻塞型D觸發(fā)器 114 6.4 觸發(fā)器邏輯功能的轉(zhuǎn)換 116 6.4.1 維持阻塞型D觸發(fā)器轉(zhuǎn)換為T和T′觸發(fā)器 116 6.4.2 觸發(fā)器的邏輯功能轉(zhuǎn)換方法 117 *6.5 觸發(fā)器的動(dòng)態(tài)特性 118 6.6 555定時(shí)器 119 6.6.1 555定時(shí)器的功能 119 6.6.2 555定時(shí)器組成施密特觸發(fā)器 121 6.6.3 555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器 122 6.6.4 555定時(shí)器組成多諧振蕩器 123 習(xí)題 125 第7章 時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法 132 7.1 時(shí)序邏輯電路的特點(diǎn)和分類 132 7.1.1 時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn) 132 7.1.2 時(shí)序邏輯電路的分類 133 7.2 時(shí)序電路的分析方法 134 7.3 時(shí)序電路的設(shè)計(jì)方法 138 習(xí)題 146 第8章 典型時(shí)序邏輯電路 151 8.1 計(jì)數(shù)器 151 8.1.1 計(jì)數(shù)器的概念和分類 151 8.1.2 二進(jìn)制計(jì)數(shù)器 152 8.1.3 二十進(jìn)制計(jì)數(shù)器 160 8.1.4 用集成計(jì)數(shù)器設(shè)計(jì)N進(jìn)制計(jì)數(shù)器 162 8.2 順序脈沖發(fā)生器 166 8.3 寄存器 167 8.3.1 并行輸入寄存器 168 8.3.2 移位寄存器 168 習(xí)題 170 第9章 半導(dǎo)體存儲(chǔ)器 176 9.1 半導(dǎo)體存儲(chǔ)器基礎(chǔ) 176 9.1.1 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)框圖 176 9.1.2 半導(dǎo)體存儲(chǔ)器的分類 177 9.2 隨機(jī)存取存儲(chǔ)器（RAM） 178 9.2.1 靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM） 178 9.2.2 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM） 182 9.3 只讀存儲(chǔ)器 186 9.3.1 掩模只讀存儲(chǔ)器 186 9.3.2 可編程只讀存儲(chǔ)器 188 9.4 閃存 190 9.4.1 閃存的存儲(chǔ)單元 190 9.4.2 閃存的特點(diǎn)和應(yīng)用 191 9.5 存儲(chǔ)器容量的擴(kuò)展 192 9.5.1 存儲(chǔ)器的位擴(kuò)展 192 9.5.2 存儲(chǔ)器的字?jǐn)U展 192 9.5.3 存儲(chǔ)器的字位擴(kuò)展 193 習(xí)題 195 第10章 可編程邏輯器件和硬件描述語(yǔ)言 197 10.1 與或陣列型PLD 197 10.1.1與或陣列型PLD的原理 197 10.1.2通用陣列邏輯 199 10.1.3 復(fù)雜可編程邏輯器件 203 10.2 查找表型PLD 206 10.2.1 查找表型PLD的原理 206 10.2.2 分段互連FPGA 207 10.2.3 快速互連FPGA 208 10.3 PLD的設(shè)計(jì)流程 211 10.4 硬件描述語(yǔ)言 212 10.4.1 VHDL的基本結(jié)構(gòu) 212 10.4.2 VHDL的數(shù)據(jù)對(duì)象類型及運(yùn)算操作符 217 10.4.3 VHDL語(yǔ)言的功能描述方式 220 10.4.4 VHDL語(yǔ)言的主要描述語(yǔ)句 224 10.4.5 VHDL設(shè)計(jì)舉例 228 習(xí)題 233 第11章 數(shù)模與模數(shù)轉(zhuǎn)換器 235 11.1 數(shù)模和模數(shù)轉(zhuǎn)換的作用 235 11.2 數(shù)模轉(zhuǎn)換器 236 11.2.1 倒T形電阻網(wǎng)絡(luò)DAC 236 11.2.2 權(quán)電流型DAC 238 11.2.3 DAC的雙極性輸出 240 11.2.4 DAC的主要技術(shù)指標(biāo) 241 11.3 模數(shù)轉(zhuǎn)換器 242 11.3.1 模數(shù)轉(zhuǎn)換基礎(chǔ) 242 11.3.2 并行比較ADC 244 11.3.3 逐次比較ADC 246 11.3.4 雙積分ADC 248 11.3.5 ADC的主要技術(shù)指標(biāo) 250 習(xí)題 251 附錄A 美國(guó)標(biāo)準(zhǔn)信息交換碼（ASCII） 253 附錄B 常用邏輯符號(hào)對(duì)照表 255 附錄C 中國(guó)半導(dǎo)體集成電路型號(hào)命名法 257 附錄D TTL和CMOS門的主要技術(shù)參數(shù)表 259 參考文獻(xiàn) 260
展開全部
商品評(píng)論(0條)
暫無(wú)評(píng)論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服