掃一掃
關注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
湖南省志(1978-2002)?鐵路志
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設計(下)
-
>
基于個性化設計策略的智能交通系統(tǒng)關鍵技術(shù)
-
>
德國克虜伯與晚清火:貿(mào)易與仿制模式下的技術(shù)轉(zhuǎn)移
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
識木:全球220種木材圖鑒
從CPU到SOC的設計與實現(xiàn) :基于高云云源軟件和FPGA硬件平臺 版權(quán)信息
- ISBN：9787121462955
- 條形碼：9787121462955 ; 978-7-121-46295-5
- 裝幀：平塑
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
從CPU到SOC的設計與實現(xiàn) :基于高云云源軟件和FPGA硬件平臺 本書特色
（1）Verilog HDL進階 ：通過介紹Verilog HDL中的用戶自定義原語、指定塊、時序檢查、SDF逆向注解和VCD文件，使讀者對于Verilog HDL在行為仿真和時序仿真中的重要作用有進一步的認識，并通過介紹在ModelSim軟件中安裝仿真庫方法的講解，使讀者能夠查看并理解高云的綜合后仿真庫和時序仿真庫的原理。 （2）協(xié)同設計方法： 通過西門子的ModelSim軟件和高云的GAO在線邏輯分析軟件工具，以更加直觀的視角呈現(xiàn)運算單元、CPU內(nèi)核和SoC系統(tǒng)的工作原理，將軟件和硬件的協(xié)同設計、協(xié)同仿真和協(xié)同調(diào)試融入到本書的知識點中。 （3）內(nèi)容豐富 ：本書內(nèi)容涵蓋了Verilog HDL規(guī)范進階、加法器和減法器的設計和驗證、乘法器和除法器的設計和驗證、浮點運算器的設計和驗證、Codescape的下載安裝和使用指南、單周期MIPS系統(tǒng)的設計與驗證、多周期MIPS系統(tǒng)的設計和驗證，以及流水線MIPS系統(tǒng)的設計和驗證。
從CPU到SOC的設計與實現(xiàn) :基于高云云源軟件和FPGA硬件平臺 內(nèi)容簡介
本書首先對Verilog HDL的高階語法知識進行了詳細介紹，然后基于高云半導體和西門子的云源軟件和Modelsim軟件對加法器、減法器、乘法器、除法器和浮點運算器的設計進行了綜合和仿真，*后以全球經(jīng)典的無內(nèi)部互鎖流水級微處理器（MIPS）指令集架構(gòu)（ISA）為基礎，詳細介紹了單周期MIPS系統(tǒng)的設計、多周期MIPS系統(tǒng)的設計，以及流水線MIPS系統(tǒng)的設計，并使用高云半導體的云源軟件和GAO在線邏輯分析工具對設計進行綜合和驗證，以驗證設計的正確性。 本書共8章，主要內(nèi)容包括Verilog HDL規(guī)范進階、加法器和減法器的設計和驗證、乘法器和除法器的設計和驗證、浮點運算器的設計和驗證、Codescape的下載安裝和使用指南、單周期MIPS系統(tǒng)的設計和驗證、多周期MIPS系統(tǒng)的設計和驗證，以及流水線MIPS系統(tǒng)的設計和驗證等內(nèi)容。
從CPU到SOC的設計與實現(xiàn) :基于高云云源軟件和FPGA硬件平臺 目錄
目 錄
第1章 Verilog HDL規(guī)范進階 1
1.1 Verilog HDL用戶自定義原語 1
1.1.1 UDP定義 1
1.1.2 組合電路UDP 3
1.1.3 電平敏感的時序UDP 4
1.1.4 邊沿敏感的時序UDP 4
1.1.5 時序UDP的初始化 5
1.1.6 UDP實例 6
1.1.7 邊沿和電平觸發(fā)的混合行為 6
1.2 Verilog HDL指定塊 7
1.2.1 模塊路徑聲明 8
1.2.2 為路徑分配延遲 15
1.2.3 混合模塊路徑延遲和分布式延遲 18
1.2.4 驅(qū)動布邏輯 18
1.2.5 脈沖過濾行為的詳細控制 19
1.3 Verilog HDL時序檢查 24
1.3.1 時序檢查概述 24
1.3.2 使用穩(wěn)定窗口的檢查時序 25
1.3.3 時鐘和控制信號的時序檢查 30
1.3.4 邊沿控制標識符 35
1.3.5 提示符：用戶定義對時序沖突的響應 35
1.3.6 使能帶有條件的時序檢查 40
1.3.7 時序檢查中的矢量信號 40
1.3.8 負時序檢查 41
1.4 Verilog HDL SDF逆向注解 42
1.4.1 SDF注解器 42
1.4.2 映射SDF結(jié)構(gòu)到Verilog 42
1.4.3 多個注解 46
1.4.4 多個SDF文件 47
1.4.5 脈沖限制注解 47
1.4.6 SDF到Verilog延遲值映射 48
1.5 Verilog HDL的VCD文件 48
1.5.1 Vivado創(chuàng)建四態(tài)VCD文件 49
1.5.2 Verilog源創(chuàng)建四態(tài)VCD文件 49
1.5.3 四態(tài)VCD文件格式 51
1.6 編譯高云FPGA仿真庫 55
1.6.1 功能仿真庫的安裝 55
1.6.2 時序仿真庫的安裝 57
第2章 加法器和減法器的設計和驗證 60
2.1 加法器的設計 60
2.1.1 一位半加器的實現(xiàn) 60
2.1.2 一位全加器的實現(xiàn) 60
2.1.3 串行進位加法器的實現(xiàn) 61
2.1.4 串行進位加法器的驗證 65
2.1.5 超前進位加法器的實現(xiàn) 70
2.1.6 超前進位加法器的驗證 74
2.2 減法器的設計 76
2.2.1 一位半減器的實現(xiàn) 76
2.2.2 一位全減器的實現(xiàn) 77
2.2.3 負數(shù)的表示方法 78
2.2.4 多位減法器的設計和驗證 80
2.3 單個加法器實現(xiàn)加法和減法運算 82
2.3.1 一位加法器/減法器的實現(xiàn) 82
2.3.2 多位加法器/減法器的實現(xiàn) 83
2.3.3 單個加法器的設計和驗證 84
第3章 乘法器和除法器的設計和驗證 86
3.1 乘法器的設計和驗證 86
3.1.1 基-2布斯算法的設計 86
3.1.2 基-2布斯算法的驗證 90
3.1.3 基-2流水線布斯乘法器的設計 94
3.1.4 基-2流水線布斯乘法器的驗證 96
3.1.5 基-4流水線布斯算法的設計 100
3.1.6 基-4流水線布斯算法的驗證 104
3.2 除法器的設計和驗證 105
3.2.1 基于長除法的除法器的設計 105
3.2.2 基于長除法的除法器的驗證 109
3.2.3 基于恢復除法的除法器的設計 112
3.2.4 基于恢復除法的除法器的驗證 116
3.2.5 基于非恢復除法的除法器的設計 117
3.2.6 基于非恢復除法的除法器的驗證 120
第4章 浮點運算器的設計和驗證 123
4.1 浮點數(shù)的表示方法 123
4.1.1 單精度表示方法 123
4.1.2 雙精度表示方法 124
4.2 調(diào)用浮點庫的浮點數(shù)運算的實現(xiàn)和驗證 124
4.2.1 調(diào)用浮點庫的浮點數(shù)運算的實現(xiàn) 124
4.2.2 調(diào)用浮點庫的浮點數(shù)運算的驗證 126
第5章 Codescape下載安裝和使用指南 132
5.1 Codescape工具的功能 132
5.2 Codescape工具的下載和安裝 132
5.2.1 Codescape工具的下載 132
5.2.2 Codescape工具的安裝 133
5.3 Codescape的設計流程 134
5.3.1 啟動Codescape工具 134
5.3.2 創(chuàng)建新的設計工程 135
5.3.3 分析啟動引導代碼 136
5.3.4 修改main.c文件 139
5.3.5 編譯設計文件 140
5.3.6 分析編譯后的代碼 140
第6章 單周期MIPS系統(tǒng)的設計和驗證 142
6.1 MIPS實現(xiàn)的指令功能 142
6.1.1 MIPS32指令編碼格式 142
6.1.2 處理器所實現(xiàn)的指令格式 150
6.2 單周期MIPS系統(tǒng)的設計 156
6.2.1 建立新的設計工程 156
6.2.2 添加通用寄存器集設計文件 157
6.2.3 添加程序計數(shù)器設計文件 158
6.2.4 添加控制器設計文件 158
6.2.5 添加算術(shù)邏輯單元設計文件 161
6.2.6 添加處理器頂層設計文件 162
6.2.7 添加數(shù)據(jù)存儲器設計文件 165
6.2.8 添加指令存儲器設計文件 166
6.2.9 添加系統(tǒng)頂層設計文件 167
6.3 生成并添加存儲器初始化文件 168
6.3.1 建立新的設計工程 168
6.3.2 添加makefile文件 169
6.3.3 添加鏈接描述文件 170
6.3.4 添加匯編語言源文件 171
6.3.5 生成HEX文件 171
6.3.6 添加存儲器初始化文件 172
6.4 單周期MIPS系統(tǒng)的驗證 173
6.4.1 GAO軟件工具概述 173
6.4.2 添加GAO配置文件 174
6.4.3 配置GAO參數(shù) 174
6.4.4 添加物理約束文件 178
6.4.5 添加引腳約束條件 178
6.4.6 下載設計到FPGA 181
6.4.7 啟動GAO軟件工具 181
6.4.8 設計總結(jié)和啟示 182
6.5 單周期MIPS系統(tǒng)添加外設的設計 183
6.5.1 設計思路 183
6.5.2 存儲空間映射 184
6.5.3 復制并添加設計文件 185
6.5.4 添加地址譯碼器設計文件 185
6.5.5 添加多路選擇器設計文件 186
6.5.6 添加GPIO控制器設計文件 187
6.5.7 添加PWM控制器設計文件 188
6.5.8 修改頂層設計文件 189
6.5.9 查看RTL網(wǎng)表結(jié)構(gòu) 191
6.6 單周期MIPS系統(tǒng)添加外設的驗證 191
6.6.1 測試數(shù)據(jù)存儲器 191
6.6.2 測試GPIO控制器 195
6.6.3 測試PWM控制器 199
6.7 單周期MIPS核添加協(xié)處理器的設計 203
6.7.1 設計背景 203
6.7.2 設計思路 204
6.7.3 復制設計文件 204
6.7.4 添加協(xié)處理器設計文件 204
6.7.5 修改控制器設計文件 209
6.7.6 修改程序計數(shù)器設計文件 212
6.7.7 修改處理器核設計文件 213
6.7.8 查看處理器核設計結(jié)構(gòu) 216
6.8 單周期MIPS核添加協(xié)處理器的驗證 216
6.8.1 測試保留指令異常 216
6.8.2 測試定時器中斷異常 221
第7章 多周期MIPS系統(tǒng)的設計和驗證 226
7.1 設計背景 226
7.2 設計關鍵問題 226
7.2.1 處理指令需要的階段 226
7.2.2 數(shù)據(jù)通路 227
7.2.3 控制通路 229
7.3 多周期MIPS系統(tǒng)的設計 231
7.3.1 建立新的設計工程 232
7.3.2 復制設計文件 232
7.3.3 添加底層寄存器設計文件 233
7.3.4 添加程序計數(shù)器設計文件 233
7.3.5 添加存儲器設計文件 234
7.3.6 添加控制器設計文件 235
7.3.7 添加頂層設計文件 239
7.4 多周期MIPS系統(tǒng)的驗證 242
7.4.1 修改GAO配置文件 242
7.4.2 下載設計 243
7.4.3 啟動GAO軟件工具 243
7.4.4 設計總結(jié)和啟示 244
第8章 流水線MIPS系統(tǒng)的設計和驗證 245
8.1 流水線概述 245
8.1.1 數(shù)據(jù)通路的流水線結(jié)構(gòu) 246
8.1.2 控制通路的流水線結(jié)構(gòu) 249
8.1.3 風險及解決方法 249
8.2 流水線MIPS系統(tǒng)的設計 256
8.2.1 建立新的設計工程 256
8.2.2 復制設計文件 256
8.2.3 添加底層寄存器設計文件 257
8.2.4 添加通用寄存器集設計文件 259
8.2.5 添加控制器設計文件 260
8.2.6 添加風險控制單元設計文件 263
8.2.7 添加處理器核頂層設計文件 264
8.2.8 添加處理器系統(tǒng)頂層設計文件 269
8.3 流水線MIPS系統(tǒng)的驗證 270
8.3.1 測試提前解決數(shù)據(jù)風險方法的正確性 270
8.3.2 測試停止解決數(shù)據(jù)風險方法的正確性 273
8.3.3 測試解決控制風險方法的正確性 276
8.4 流水線MIPS系統(tǒng)添加協(xié)處理器的設計 280
8.4.1 復制并添加設計文件 280
8.4.2 修改風險控制單元設計文件 281
8.4.3 修改MIPS核頂層設計文件 283
8.5 流水線MIPS系統(tǒng)添加協(xié)處理器的驗證 290
8.5.1 修改GAO配置文件 290
8.5.2 下載設計 290
8.5.3 啟動GAO軟件工具 291
8.6 AHB-LITE總線架構(gòu)和時序 292
8.6.1 ARM AMBA系統(tǒng)總線 292
8.6.2 AHB-LITE簡介 293
8.6.3 AHB-LITE總線操作 294
8.6.4 AHB-LITE總線結(jié)構(gòu) 294
8.6.5 AHB-LITE總線時序 297
8.7 流水線MIPS系統(tǒng)添加外設的設計 299
8.7.1 復制設計文件 300
8.7.2 添加本地總線轉(zhuǎn)換設計文件 300
8.7.3 添加地址譯碼器設計文件 301
8.7.4 添加多路復用器設計文件 302
8.7.5 添加數(shù)據(jù)存儲器控制器設計文件 303
8.7.6 添加GPIO控制器設計文件 305
8.7.7 修改控制器設計文件 306
8.7.8 修改風險控制單元設計文件 307
8.7.9 修改處理器核設計文件 309
8.7.10 修改頂層設計文件 316
8.8 流水線MIPS系統(tǒng)添加外設的驗證 319
8.8.1 測試GPIO控制器 319
8.8.2 測試數(shù)據(jù)存儲器控制器 322
第1章 Verilog HDL規(guī)范進階 1
1.1 Verilog HDL用戶自定義原語 1
1.1.1 UDP定義 1
1.1.2 組合電路UDP 3
1.1.3 電平敏感的時序UDP 4
1.1.4 邊沿敏感的時序UDP 4
1.1.5 時序UDP的初始化 5
1.1.6 UDP實例 6
1.1.7 邊沿和電平觸發(fā)的混合行為 6
1.2 Verilog HDL指定塊 7
1.2.1 模塊路徑聲明 8
1.2.2 為路徑分配延遲 15
1.2.3 混合模塊路徑延遲和分布式延遲 18
1.2.4 驅(qū)動布邏輯 18
1.2.5 脈沖過濾行為的詳細控制 19
1.3 Verilog HDL時序檢查 24
1.3.1 時序檢查概述 24
1.3.2 使用穩(wěn)定窗口的檢查時序 25
1.3.3 時鐘和控制信號的時序檢查 30
1.3.4 邊沿控制標識符 35
1.3.5 提示符：用戶定義對時序沖突的響應 35
1.3.6 使能帶有條件的時序檢查 40
1.3.7 時序檢查中的矢量信號 40
1.3.8 負時序檢查 41
1.4 Verilog HDL SDF逆向注解 42
1.4.1 SDF注解器 42
1.4.2 映射SDF結(jié)構(gòu)到Verilog 42
1.4.3 多個注解 46
1.4.4 多個SDF文件 47
1.4.5 脈沖限制注解 47
1.4.6 SDF到Verilog延遲值映射 48
1.5 Verilog HDL的VCD文件 48
1.5.1 Vivado創(chuàng)建四態(tài)VCD文件 49
1.5.2 Verilog源創(chuàng)建四態(tài)VCD文件 49
1.5.3 四態(tài)VCD文件格式 51
1.6 編譯高云FPGA仿真庫 55
1.6.1 功能仿真庫的安裝 55
1.6.2 時序仿真庫的安裝 57
第2章 加法器和減法器的設計和驗證 60
2.1 加法器的設計 60
2.1.1 一位半加器的實現(xiàn) 60
2.1.2 一位全加器的實現(xiàn) 60
2.1.3 串行進位加法器的實現(xiàn) 61
2.1.4 串行進位加法器的驗證 65
2.1.5 超前進位加法器的實現(xiàn) 70
2.1.6 超前進位加法器的驗證 74
2.2 減法器的設計 76
2.2.1 一位半減器的實現(xiàn) 76
2.2.2 一位全減器的實現(xiàn) 77
2.2.3 負數(shù)的表示方法 78
2.2.4 多位減法器的設計和驗證 80
2.3 單個加法器實現(xiàn)加法和減法運算 82
2.3.1 一位加法器/減法器的實現(xiàn) 82
2.3.2 多位加法器/減法器的實現(xiàn) 83
2.3.3 單個加法器的設計和驗證 84
第3章 乘法器和除法器的設計和驗證 86
3.1 乘法器的設計和驗證 86
3.1.1 基-2布斯算法的設計 86
3.1.2 基-2布斯算法的驗證 90
3.1.3 基-2流水線布斯乘法器的設計 94
3.1.4 基-2流水線布斯乘法器的驗證 96
3.1.5 基-4流水線布斯算法的設計 100
3.1.6 基-4流水線布斯算法的驗證 104
3.2 除法器的設計和驗證 105
3.2.1 基于長除法的除法器的設計 105
3.2.2 基于長除法的除法器的驗證 109
3.2.3 基于恢復除法的除法器的設計 112
3.2.4 基于恢復除法的除法器的驗證 116
3.2.5 基于非恢復除法的除法器的設計 117
3.2.6 基于非恢復除法的除法器的驗證 120
第4章 浮點運算器的設計和驗證 123
4.1 浮點數(shù)的表示方法 123
4.1.1 單精度表示方法 123
4.1.2 雙精度表示方法 124
4.2 調(diào)用浮點庫的浮點數(shù)運算的實現(xiàn)和驗證 124
4.2.1 調(diào)用浮點庫的浮點數(shù)運算的實現(xiàn) 124
4.2.2 調(diào)用浮點庫的浮點數(shù)運算的驗證 126
第5章 Codescape下載安裝和使用指南 132
5.1 Codescape工具的功能 132
5.2 Codescape工具的下載和安裝 132
5.2.1 Codescape工具的下載 132
5.2.2 Codescape工具的安裝 133
5.3 Codescape的設計流程 134
5.3.1 啟動Codescape工具 134
5.3.2 創(chuàng)建新的設計工程 135
5.3.3 分析啟動引導代碼 136
5.3.4 修改main.c文件 139
5.3.5 編譯設計文件 140
5.3.6 分析編譯后的代碼 140
第6章 單周期MIPS系統(tǒng)的設計和驗證 142
6.1 MIPS實現(xiàn)的指令功能 142
6.1.1 MIPS32指令編碼格式 142
6.1.2 處理器所實現(xiàn)的指令格式 150
6.2 單周期MIPS系統(tǒng)的設計 156
6.2.1 建立新的設計工程 156
6.2.2 添加通用寄存器集設計文件 157
6.2.3 添加程序計數(shù)器設計文件 158
6.2.4 添加控制器設計文件 158
6.2.5 添加算術(shù)邏輯單元設計文件 161
6.2.6 添加處理器頂層設計文件 162
6.2.7 添加數(shù)據(jù)存儲器設計文件 165
6.2.8 添加指令存儲器設計文件 166
6.2.9 添加系統(tǒng)頂層設計文件 167
6.3 生成并添加存儲器初始化文件 168
6.3.1 建立新的設計工程 168
6.3.2 添加makefile文件 169
6.3.3 添加鏈接描述文件 170
6.3.4 添加匯編語言源文件 171
6.3.5 生成HEX文件 171
6.3.6 添加存儲器初始化文件 172
6.4 單周期MIPS系統(tǒng)的驗證 173
6.4.1 GAO軟件工具概述 173
6.4.2 添加GAO配置文件 174
6.4.3 配置GAO參數(shù) 174
6.4.4 添加物理約束文件 178
6.4.5 添加引腳約束條件 178
6.4.6 下載設計到FPGA 181
6.4.7 啟動GAO軟件工具 181
6.4.8 設計總結(jié)和啟示 182
6.5 單周期MIPS系統(tǒng)添加外設的設計 183
6.5.1 設計思路 183
6.5.2 存儲空間映射 184
6.5.3 復制并添加設計文件 185
6.5.4 添加地址譯碼器設計文件 185
6.5.5 添加多路選擇器設計文件 186
6.5.6 添加GPIO控制器設計文件 187
6.5.7 添加PWM控制器設計文件 188
6.5.8 修改頂層設計文件 189
6.5.9 查看RTL網(wǎng)表結(jié)構(gòu) 191
6.6 單周期MIPS系統(tǒng)添加外設的驗證 191
6.6.1 測試數(shù)據(jù)存儲器 191
6.6.2 測試GPIO控制器 195
6.6.3 測試PWM控制器 199
6.7 單周期MIPS核添加協(xié)處理器的設計 203
6.7.1 設計背景 203
6.7.2 設計思路 204
6.7.3 復制設計文件 204
6.7.4 添加協(xié)處理器設計文件 204
6.7.5 修改控制器設計文件 209
6.7.6 修改程序計數(shù)器設計文件 212
6.7.7 修改處理器核設計文件 213
6.7.8 查看處理器核設計結(jié)構(gòu) 216
6.8 單周期MIPS核添加協(xié)處理器的驗證 216
6.8.1 測試保留指令異常 216
6.8.2 測試定時器中斷異常 221
第7章 多周期MIPS系統(tǒng)的設計和驗證 226
7.1 設計背景 226
7.2 設計關鍵問題 226
7.2.1 處理指令需要的階段 226
7.2.2 數(shù)據(jù)通路 227
7.2.3 控制通路 229
7.3 多周期MIPS系統(tǒng)的設計 231
7.3.1 建立新的設計工程 232
7.3.2 復制設計文件 232
7.3.3 添加底層寄存器設計文件 233
7.3.4 添加程序計數(shù)器設計文件 233
7.3.5 添加存儲器設計文件 234
7.3.6 添加控制器設計文件 235
7.3.7 添加頂層設計文件 239
7.4 多周期MIPS系統(tǒng)的驗證 242
7.4.1 修改GAO配置文件 242
7.4.2 下載設計 243
7.4.3 啟動GAO軟件工具 243
7.4.4 設計總結(jié)和啟示 244
第8章 流水線MIPS系統(tǒng)的設計和驗證 245
8.1 流水線概述 245
8.1.1 數(shù)據(jù)通路的流水線結(jié)構(gòu) 246
8.1.2 控制通路的流水線結(jié)構(gòu) 249
8.1.3 風險及解決方法 249
8.2 流水線MIPS系統(tǒng)的設計 256
8.2.1 建立新的設計工程 256
8.2.2 復制設計文件 256
8.2.3 添加底層寄存器設計文件 257
8.2.4 添加通用寄存器集設計文件 259
8.2.5 添加控制器設計文件 260
8.2.6 添加風險控制單元設計文件 263
8.2.7 添加處理器核頂層設計文件 264
8.2.8 添加處理器系統(tǒng)頂層設計文件 269
8.3 流水線MIPS系統(tǒng)的驗證 270
8.3.1 測試提前解決數(shù)據(jù)風險方法的正確性 270
8.3.2 測試停止解決數(shù)據(jù)風險方法的正確性 273
8.3.3 測試解決控制風險方法的正確性 276
8.4 流水線MIPS系統(tǒng)添加協(xié)處理器的設計 280
8.4.1 復制并添加設計文件 280
8.4.2 修改風險控制單元設計文件 281
8.4.3 修改MIPS核頂層設計文件 283
8.5 流水線MIPS系統(tǒng)添加協(xié)處理器的驗證 290
8.5.1 修改GAO配置文件 290
8.5.2 下載設計 290
8.5.3 啟動GAO軟件工具 291
8.6 AHB-LITE總線架構(gòu)和時序 292
8.6.1 ARM AMBA系統(tǒng)總線 292
8.6.2 AHB-LITE簡介 293
8.6.3 AHB-LITE總線操作 294
8.6.4 AHB-LITE總線結(jié)構(gòu) 294
8.6.5 AHB-LITE總線時序 297
8.7 流水線MIPS系統(tǒng)添加外設的設計 299
8.7.1 復制設計文件 300
8.7.2 添加本地總線轉(zhuǎn)換設計文件 300
8.7.3 添加地址譯碼器設計文件 301
8.7.4 添加多路復用器設計文件 302
8.7.5 添加數(shù)據(jù)存儲器控制器設計文件 303
8.7.6 添加GPIO控制器設計文件 305
8.7.7 修改控制器設計文件 306
8.7.8 修改風險控制單元設計文件 307
8.7.9 修改處理器核設計文件 309
8.7.10 修改頂層設計文件 316
8.8 流水線MIPS系統(tǒng)添加外設的驗證 319
8.8.1 測試GPIO控制器 319
8.8.2 測試數(shù)據(jù)存儲器控制器 322
展開全部
從CPU到SOC的設計與實現(xiàn) :基于高云云源軟件和FPGA硬件平臺 作者簡介
何賓，知名的嵌入式和EDA技術(shù)專家，長期從事電子設計自動化方面的教學和科研工作，與全球多家知名的半導體廠商和EDA工具廠商密切合作。已經(jīng)出版電子信息方面的著作共40余部，內(nèi)容涵蓋電路仿真、電路設計、FPGA、數(shù)字信號處理、單片機、嵌入式系統(tǒng)等。典型的代表作有《模擬電子系統(tǒng)設計指南（基礎篇）：從半導體、分立元件到TI集成電路的分析與實現(xiàn)》、《模擬電子系統(tǒng)設計指南（實踐篇）：從半導體、分立元件到TI集成電路的分析與實現(xiàn)》、《Xilinx Zynq-7000嵌入式系統(tǒng)設計與實現(xiàn)-基于ARM Cortex-A9雙核處理器和Vivado的設計方法》、《Altium Designer17一體化設計標準教程-從仿真原理和PCB設計到單片機系統(tǒng)》、《STC8系列單片機開發(fā)指南：面向處理器、程序設計和操作系統(tǒng)的分析與應用》等。
書友推薦
- >
詩經(jīng)-先民的歌唱
- >
隨園食單
- >
伯納黛特,你要去哪(2021新版)
- >
自卑與超越
- >
月亮虎
- >
人文閱讀與收藏·良友文學叢書:一天的工作
- >
回憶愛瑪儂
- >
小考拉的故事-套裝共3冊
本類暢銷
