書馨卡幫你省薪 2024個人購書報告 2024中圖網(wǎng)年度報告
歡迎光臨中圖網(wǎng) 請 | 注冊
> >
數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL

數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL

出版社：電子工業(yè)出版社出版時間：2024-08-01
開本： 16開 頁數(shù)： 216
中 圖 價:¥32.0(7.1折) 定價  ¥45.0 登錄后可看到會員價
加入購物車 收藏
運費6元，滿39元免運費
?新疆、西藏除外
本類五星書更多>

數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL 版權(quán)信息

  • ISBN：9787121483394
  • 條形碼：9787121483394 ; 978-7-121-48339-4
  • 裝幀：一般膠版紙
  • 冊數(shù)：暫無
  • 重量：暫無
  • 所屬分類：>

數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL 內(nèi)容簡介

為了便于開展數(shù)字電路實驗教學(xué)(替代以74系列芯片為載體的實驗箱)，以滿足新時代產(chǎn)業(yè)對人才培養(yǎng)的迫切需求，本書選用Intel公司的FPGA芯片及Quartus Prime環(huán)境，以深圳市樂育科技有限公司的LY-EP4CM型FPGA高級開發(fā)系統(tǒng)為硬件平臺，共安排14個實驗。14個實驗的主要內(nèi)容包括集成邏輯門電路功能測試、基于原理圖的簡易數(shù)字系統(tǒng)設(shè)計、基于HDL的簡易數(shù)字系統(tǒng)設(shè)計、編碼器設(shè)計、譯碼器設(shè)計、加法器設(shè)計、比較器設(shè)計、數(shù)據(jù)選擇器設(shè)計、觸發(fā)器設(shè)計、同步時序邏輯電路分析與設(shè)計、異步時序邏輯電路分析與設(shè)計、計數(shù)器設(shè)計、移位寄存器設(shè)計、數(shù)模與模數(shù)轉(zhuǎn)換等。本書配套豐富的資料包，包括FPGA例程資料、硬件資料、軟件資料、PPT和視頻等，它們會被持續(xù)更新，讀者可通過微信公眾號“卓越工程師培養(yǎng)系列”提供的鏈接獲取資料。本書既可以作為高等院校相關(guān)專業(yè)的入門教材，也可以作為FPGA開發(fā)及相關(guān)行業(yè)工程技術(shù)人員的入門培訓(xùn)用書。

數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL 目錄

第1章 數(shù)字電路開發(fā)平臺和工具 1 1.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計基礎(chǔ) 1 1.1.1 硬件描述語言 1 1.1.2 可編程邏輯器件 2 1.1.3 FPGA開發(fā)流程 2 1.2 數(shù)字系統(tǒng)設(shè)計的硬件平臺 4 1.2.1 EP4CE15F23C8N器件 4 1.2.2 Cyclone IV系列FPGA配置 4 1.2.3 FPGA高級開發(fā)系統(tǒng)的硬件資源 5 1.3 數(shù)字系統(tǒng)設(shè)計的軟件平臺 19 1.3.1 Quartus Prime的主要特點 19 1.3.2 Quartus Prime 20.1的安裝步驟 19 1.3.3 安裝USB Blaster驅(qū)動程序 24 1.3.4 配置ModelSim 29 1.4 Verilog HDL語法基礎(chǔ) 30 1.4.1 Verilog HDL模塊 30 1.4.2 標(biāo)識符定義 31 1.4.3 邏輯值集合 31 1.4.4 常量 31 1.4.5 數(shù)據(jù)類型 32 1.4.6 運算符 33 1.4.7 常用語句 36 1.4.8 描述方法 40 1.5 基于FPGA高級開發(fā)系統(tǒng)可開展的 部分實驗 42 第2章 集成邏輯門電路功能測試 43 2.1 預(yù)備知識 43 2.2 實驗內(nèi)容 43 2.3 實驗步驟 45 本章任務(wù) 46 本章習(xí)題 47 第3章 基于原理圖的簡易數(shù)字系統(tǒng)設(shè)計 48 3.1 預(yù)備知識 48 3.2 實驗內(nèi)容 48 3.3 實驗步驟 49 本章任務(wù) 73 本章習(xí)題 73 第4章 基于HDL的簡易數(shù)字系統(tǒng)設(shè)計 74 第5章 編碼器設(shè)計 79 第6章 譯碼器設(shè)計 90 第7章 加法器設(shè)計 98 第8章 比較器設(shè)計 105 第9章 數(shù)據(jù)選擇器設(shè)計 114 第10章 觸發(fā)器設(shè)計 122 第11章 同步時序邏輯電路分析與設(shè)計 144 第12章 異步時序邏輯電路分析與設(shè)計 155 第13章 計數(shù)器設(shè)計 166 第14章 移位寄存器設(shè)計 182 第15章 數(shù)模與模數(shù)轉(zhuǎn)換 191 附錄A 數(shù)字電路FPGA設(shè)計常用引腳 約束 199 附錄B 《Verilog HDL程序設(shè)計規(guī)范 （LY-STD010-2019）》簡介 201 參考文獻 209
展開全部

數(shù)字電路的FPGA設(shè)計與實現(xiàn):基于Quartus Prime和Verilog HDL 作者簡介

陳軍波，中南民族大學(xué)生物醫(yī)學(xué)工程學(xué)院教授，主要從事生物醫(yī)學(xué)信號檢測與處理、電子技術(shù)應(yīng)用以及嵌入式系統(tǒng)設(shè)計方面的教學(xué)工作。研究方向涉及生物醫(yī)學(xué)信號處理、壓縮感知與MRI圖像重建方法的應(yīng)用研究以及智能便攜式醫(yī)學(xué)儀器的設(shè)計與開發(fā)。

商品評論(0條)
暫無評論……
書友推薦
返回頂部
中圖網(wǎng)
在線客服