書馨卡幫你省薪 2024個(gè)人購(gòu)書報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)
> >>
專用集成電路設(shè)計(jì)

專用集成電路設(shè)計(jì)

出版社：電子工業(yè)出版社出版時(shí)間：2015-09-01
開本： 16開 頁數(shù)： 184
本類榜單：教材銷量榜
中 圖 價(jià):¥20.0(5.7折) 定價(jià)  ¥35.0 登錄后可看到會(huì)員價(jià)
加入購(gòu)物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
本類五星書更多>

專用集成電路設(shè)計(jì) 版權(quán)信息

專用集成電路設(shè)計(jì) 本書特色

本書涵蓋數(shù)字集成電路和專用集成電路設(shè)計(jì)的基本流程和主要設(shè)計(jì)方法，共8章，主要內(nèi)容包括：集成電路發(fā)展趨勢(shì)及專用集成電路基本設(shè)計(jì)方法、集成電路工藝基礎(chǔ)及版圖、mos晶體管與電路設(shè)計(jì)基礎(chǔ)、cmos數(shù)字集成電路常用基本電路、半定制電路設(shè)計(jì)、全定制電路設(shè)計(jì)、集成電路的測(cè)試技術(shù)、集成電路的模擬與驗(yàn)證技術(shù)等，每章后附習(xí)題與思考題。提供電子課件和習(xí)題參考答案。

專用集成電路設(shè)計(jì) 內(nèi)容簡(jiǎn)介

本書涵蓋數(shù)字集成電路和專用集成電路設(shè)計(jì)的基本流程和主要設(shè)計(jì)方法，共8章，主要內(nèi)容包括：集成電路發(fā)展趨勢(shì)及專用集成電路基本設(shè)計(jì)方法、集成電路工藝基礎(chǔ)及版圖、MOS晶體管與電路設(shè)計(jì)基礎(chǔ)、CMOS數(shù)字集成電路常用基本電路、半定制電路設(shè)計(jì)、全定制電路設(shè)計(jì)、集成電路的測(cè)試技術(shù)、集成電路的模擬與驗(yàn)證技術(shù)等，每章后附習(xí)題與思考題。提供電子課件和習(xí)題參考答案。

專用集成電路設(shè)計(jì) 目錄

第1章 概論 11.1 集成電路工藝發(fā)展趨勢(shì) 11.1.1 特征尺寸的發(fā)展 11.1.2 晶圓尺寸 21.1.3 銅導(dǎo)線 31.1.4 新型器件不斷涌現(xiàn) 31.1.5 新材料新工藝的不斷應(yīng)用 41.2 專用集成電路基本設(shè)計(jì)方法 51.3 asic設(shè)計(jì)涉及的主要問題 61.3.1 設(shè)計(jì)過程集成化和自動(dòng)化 61.3.2 可測(cè)試性設(shè)計(jì)問題 71.3.3 成本問題 7習(xí)題 7第2章 集成電路工藝基礎(chǔ)及版圖 82.1 引言 82.2 集成電路制造基礎(chǔ) 82.2.1 氧化工藝 92.2.2 光刻工藝 92.2.3 摻雜工藝 102.2.4 金屬化工藝 112.3 cmos電路加工工藝 122.4 設(shè)計(jì)規(guī)則與工藝參數(shù) 202.4.1 設(shè)計(jì)規(guī)則的內(nèi)容與作用 202.4.2 設(shè)計(jì)規(guī)則的描述 212.5 電學(xué)參數(shù) 272.5.1 分布電阻 272.5.2 分布電容 29習(xí)題 32第3章 mos晶體管與電路設(shè)計(jì)基礎(chǔ) 343.1 mos晶體管的基本模型 343.1.1 nmos管的i～v特性 343.1.2 pmos管的i～v特性 363.2 cmos反相器直流特性 373.3 信號(hào)傳輸延遲 393.3.1 cmos反相器的延遲時(shí)間 393.3.2 連線延遲 443.3.3 電路扇出延遲 453.3.4 大電容負(fù)載驅(qū)動(dòng)電路 473.4 功耗 523.4.1 金屬導(dǎo)線寬度的確定 533.4.2 cmos功耗 53習(xí)題 55第4章 cmos數(shù)字集成電路常用基本電路 574.1 組合邏輯 574.1.1 cmos組合邏輯的一般結(jié)構(gòu) 574.1.2 cmos組合邏輯的幾種基本門 594.1.3 cmos傳輸門 644.2 時(shí)序邏輯 684.3 動(dòng)態(tài)邏輯電路 704.3.1 動(dòng)態(tài)存儲(chǔ)電路 704.3.2 簡(jiǎn)單移位寄存器 724.3.3 預(yù)充電邏輯 754.3.4 多米諾cmos邏輯 784.3.5 多米諾cmos邏輯的改進(jìn)電路——tspc邏輯電路 814.4 存儲(chǔ)電路 84習(xí)題 86第5章 半定制電路設(shè)計(jì) 885.1 引言 885.2 門陣列設(shè)計(jì) 905.2.1 門陣列母片結(jié)構(gòu) 915.2.2 門陣列基樣元的 925.3 標(biāo)準(zhǔn)單元設(shè)計(jì) 935.3.1 標(biāo)準(zhǔn)單元庫(kù) 945.3.2 標(biāo)準(zhǔn)單元設(shè)計(jì)流程 945.3.3 標(biāo)準(zhǔn)單元設(shè)計(jì)中的eda工具 955.4 可編程邏輯器件設(shè)計(jì) 965.4.1 可編程器件的編程原理 975.4.2 典型的pld器件 985.5 fpga設(shè)計(jì) 1055.5.1 xilinx fpga的結(jié)構(gòu)和工作原理 1065.5.2 xilinx fpga的設(shè)計(jì)流程 111習(xí)題 112第6章 全定制電路設(shè)計(jì) 1146.1 全定制電路設(shè)計(jì)與半定制電路設(shè)計(jì)的主要區(qū)別 1146.2 全定制電路的結(jié)構(gòu)化設(shè)計(jì)特征 1156.2.1 層次性 1156.2.2 模塊性 1166.2.3 規(guī)則性 1176.2.4 局部性 1176.2.5 手工參與 1186.3 全定制電路的陣列邏輯設(shè)計(jì)形式 1186.3.1 weinberger陣列結(jié)構(gòu)與柵列陣版圖 1196.3.2 存儲(chǔ)器結(jié)構(gòu) 1206.4 全定制電路設(shè)計(jì)舉例——加法器設(shè)計(jì) 1296.4.1 單位加法器 1296.4.2 多位加法器 1306.5 單元在全定制設(shè)計(jì)中的作用與單元設(shè)計(jì) 132習(xí)題 133第7章 集成電路的測(cè)試技術(shù) 1347.1 測(cè)試的重要性和基本方法 1347.2 故障模型 1357.2.1 固定型故障 1367.2.2 短路和開路故障 1367.2.3 橋接故障 1377.2.4 存儲(chǔ)器故障 1377.2.5 其他類型故障 1377.3 測(cè)試向量生成 1387.4 可測(cè)性設(shè)計(jì) 1417.4.1 掃描路徑法 1427.4.2 內(nèi)建自測(cè)試（bist） 1457.4.3 邊界掃描測(cè)試 147習(xí)題 151第8章 集成電路的模擬與驗(yàn)證技術(shù) 1538.1 設(shè)計(jì)模擬與驗(yàn)證的意義 1538.2 電路模擬 1548.3 邏輯模擬與時(shí)序模擬 1608.3.1 邏輯模擬 1608.3.2 時(shí)序模擬 1608.3.3 建立時(shí)間與保持時(shí)間 1618.3.4 時(shí)鐘周期 1628.4 定時(shí)分析 1638.4.1 定時(shí)分析原理 1638.4.2 定時(shí)分析舉例 1658.5 電路驗(yàn)證 1668.5.1 版圖驗(yàn)證系統(tǒng)的發(fā)展 1678.5.2 幾何圖形運(yùn)算 1688.5.3 設(shè)計(jì)規(guī)則檢查（drc） 1698.5.4 電路網(wǎng)表提。╪pe） 1718.5.5 版圖參數(shù)提取方法 1728.5.6 電學(xué)規(guī)則檢查（erc） 1758.5.7 版圖與原理圖一致性檢查 1758.5.8 邏輯提取 1788.5.9 深亞微米版圖的物理驗(yàn)證 1798.6 邏輯綜合技術(shù) 1808.6.1 邏輯綜合的原理 1828.6.2 邏輯綜合流程 182習(xí)題 184參考文獻(xiàn) 185
展開全部

專用集成電路設(shè)計(jì) 作者簡(jiǎn)介

朱恩，東南大學(xué)教授、博士生導(dǎo)師，陳瑩梅，東南大學(xué)大學(xué)教授、博士生導(dǎo)師。兩位作者都有豐富的科研和教學(xué)經(jīng)驗(yàn)，集成電路設(shè)計(jì)方向。

商品評(píng)論(0條)
暫無評(píng)論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服