書(shū)馨卡幫你省薪 2024個(gè)人購(gòu)書(shū)報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)
> >>
可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì)

可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì)

出版社：同濟(jì)大學(xué)出版社出版時(shí)間：2017-08-01
開(kāi)本： 26cm 頁(yè)數(shù)： 239頁(yè)
中 圖 價(jià):¥25.5(4.9折) 定價(jià)  ¥52.0 登錄后可看到會(huì)員價(jià)
加入購(gòu)物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
溫馨提示：5折以下圖書(shū)主要為出版社尾貨，大部分為全新（有塑封/無(wú)塑封），個(gè)別圖書(shū)品相8-9成新、切口
有劃線標(biāo)記、光盤(pán)等附件不全詳細(xì)品相說(shuō)明>>
本類五星書(shū)更多>

可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì) 版權(quán)信息

可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì) 本書(shū)特色

本書(shū)由可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)的基礎(chǔ)知識(shí)、基礎(chǔ)單元、綜合案例三部分組成，內(nèi)容包括可編程邏輯器件基礎(chǔ)、開(kāi)發(fā)設(shè)計(jì)硬件描述語(yǔ)言VHDL、開(kāi)發(fā)設(shè)計(jì)硬件描述語(yǔ)言Verilog HDL、開(kāi)發(fā)設(shè)計(jì)流程和設(shè)計(jì)技巧等10個(gè)項(xiàng)目。

可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì) 內(nèi)容簡(jiǎn)介

本書(shū)由可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)的基礎(chǔ)知識(shí)、基礎(chǔ)單元、綜合案例三部分組成, 內(nèi)容包括可編程邏輯器件基礎(chǔ)、開(kāi)發(fā)設(shè)計(jì)硬件描述語(yǔ)言VHDL、開(kāi)發(fā)設(shè)計(jì)硬件描述語(yǔ)言Verilog HDL、開(kāi)發(fā)設(shè)計(jì)流程和設(shè)計(jì)技巧等10個(gè)項(xiàng)目。

可編程邏輯器件項(xiàng)目開(kāi)發(fā)設(shè)計(jì) 目錄

出版說(shuō)明前言第1篇 可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)基礎(chǔ)知識(shí) 項(xiàng)目1 可編程邏輯器件基礎(chǔ) 1.1 了解可編程邏輯器件 1.2 熟悉可編程邏輯器件體系結(jié)構(gòu) 1.3 熟悉可編程邏輯器件的工作原理 1.4 掌握典型可編程邏輯器件 項(xiàng)目2 可編程邏輯器件開(kāi)發(fā)描述語(yǔ)言VHDL程序設(shè)計(jì) 2.1 硬件描述語(yǔ)言VHDL程序設(shè)計(jì)基礎(chǔ) 2.2 掌握硬件描述語(yǔ)言VHDL程序設(shè)計(jì)方法 項(xiàng)目3 可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)硬件描述語(yǔ)言VerilogHDL程序設(shè)計(jì) 3.1 掌握硬件描述語(yǔ)言VerilogHDL程序設(shè)計(jì)基礎(chǔ) 3.2 硬件描述語(yǔ)言VerilogHDL程序設(shè)計(jì)方法與技巧 項(xiàng)目4 可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)流程和設(shè)計(jì)技巧 4.1 熟悉可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)應(yīng)用軟件 4.2 掌握可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)流程 4.3 掌握可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)技巧第2篇 可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)基礎(chǔ)單元 項(xiàng)目5 可編程邏輯器件基礎(chǔ)器件開(kāi)發(fā)設(shè)計(jì) 5.1 基本門(mén)電路開(kāi)發(fā)設(shè)計(jì) 5.2 編碼器開(kāi)發(fā)設(shè)計(jì) 5.3 譯碼器開(kāi)發(fā)設(shè)計(jì) 5.4 觸發(fā)器開(kāi)發(fā)設(shè)計(jì) 5.5 計(jì)數(shù)器開(kāi)發(fā)設(shè)計(jì) 5.6 分頻器開(kāi)發(fā)設(shè)計(jì) 5.7 加法器開(kāi)發(fā)設(shè)計(jì) 5.8 乘法器開(kāi)發(fā)設(shè)計(jì) 5.9 比較器開(kāi)發(fā)設(shè)計(jì) 項(xiàng)目6 可編程邏輯器件單元電路開(kāi)發(fā)設(shè)計(jì) 6.1 串行通信接口電路設(shè)計(jì) 6.2 矩陣鍵盤(pán)接口控制電路設(shè)計(jì) 6.3 LCD顯示器控制電路設(shè)計(jì) 6.4 模數(shù)轉(zhuǎn)換器控制電路設(shè)計(jì) 6.5 數(shù)模轉(zhuǎn)換器控制電路設(shè)計(jì)第3篇 可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)綜合案例 項(xiàng)目7 交通燈控制器系統(tǒng)設(shè)計(jì)的FPGA實(shí)現(xiàn) 7.1 系統(tǒng)方案設(shè)計(jì) 7.2 系統(tǒng)VHDL程序設(shè)計(jì) 7.3 系統(tǒng)的FPGA實(shí)現(xiàn) 項(xiàng)目8 數(shù)字時(shí)鐘系統(tǒng)設(shè)計(jì)的FPGA實(shí)現(xiàn) 8.1 系統(tǒng)方案設(shè)計(jì) 8.2 系統(tǒng)VHDL程序設(shè)計(jì) 8.3 系統(tǒng)的FPGA實(shí)現(xiàn) 項(xiàng)目9 Turbo碼編譯碼算法開(kāi)發(fā)設(shè)計(jì)的FPGA實(shí)現(xiàn) 9.1 Turbo碼編碼器設(shè)計(jì) 9.2 SISO譯碼器設(shè)計(jì) 9.3 算法的硬件實(shí)現(xiàn)及仿真 9.4 FPGA實(shí)現(xiàn)的VHDL程序設(shè)計(jì) 項(xiàng)目10 電梯控制器系統(tǒng)設(shè)計(jì)的FPGA實(shí)現(xiàn) 10.1 系統(tǒng)方案設(shè)計(jì) 10.2 系統(tǒng)VHDL程序設(shè)計(jì) 10.3 系統(tǒng)FPGA的實(shí)現(xiàn)參考文獻(xiàn)
展開(kāi)全部
暫無(wú)評(píng)論……
書(shū)友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服