掃一掃
關(guān)注中圖網(wǎng)
官方微博
¥35.2(2.7折)?
預(yù)估到手價(jià)是按參與促銷活動(dòng)、以最優(yōu)惠的購買方案計(jì)算出的價(jià)格（不含優(yōu)惠券部分），僅供參考，未必等同于實(shí)際到手價(jià)。
促銷活動(dòng):
本類五星書更多>
-
>
湖南省志(1978-2002)?鐵路志
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
德國克虜伯與晚清火:貿(mào)易與仿制模式下的技術(shù)轉(zhuǎn)移
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
識(shí)木:全球220種木材圖鑒
中圖價(jià):¥64.5
加入購物車
DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南 版權(quán)信息
- ISBN：9787111576419
- 條形碼：9787111576419 ; 978-7-111-57641-9
- 裝幀：暫無
- 冊(cè)數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南 本書特色
這是一本針對(duì)數(shù)字信號(hào)處理的專業(yè)指導(dǎo)書籍。本書由該領(lǐng)域的多位專家學(xué)者撰寫，涵蓋了當(dāng)今嵌入式實(shí)時(shí)系統(tǒng)的大部分DSP優(yōu)化，以全方位視角解析相關(guān)技術(shù)。在進(jìn)行理論講解之后，還有精選案例分析，幫助讀者形象地理解相關(guān)知識(shí)。從常見技術(shù)到前沿科技，從理論深度的探討到實(shí)踐經(jīng)驗(yàn)的傳播，本書意在呈現(xiàn)一本豐富而實(shí)用的DSP專業(yè)參考書籍。
DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南 內(nèi)容簡介
這是一本針對(duì)數(shù)字信號(hào)處理的專業(yè)指導(dǎo)書籍。本書由該領(lǐng)域的多位專家學(xué)者撰寫，涵蓋了當(dāng)今嵌入式實(shí)時(shí)系統(tǒng)的大部分DSP優(yōu)化，以全方位視角解析相關(guān)技術(shù)。在進(jìn)行理論講解之后，還有精選案例分析，幫助讀者形象地理解相關(guān)知識(shí)。從常見技術(shù)到前沿科技，從理論深度的探討到實(shí)踐經(jīng)驗(yàn)的傳播，本書意在呈現(xiàn)一本豐富而實(shí)用的DSP專業(yè)參考書籍。
DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南 目錄
目 錄譯者序前言作者簡介第1章 數(shù)字信號(hào)處理簡介 11.1 何謂數(shù)字信號(hào)處理 11.2?DSP的優(yōu)勢(shì) 21.3 DSP系統(tǒng) 21.3.1 模數(shù)轉(zhuǎn)換 31.3.2?奈奎斯特準(zhǔn)則 41.3.3 數(shù)模轉(zhuǎn)換 61.4 DSP的應(yīng)用 61.5 低功耗DSP應(yīng)用 81.6 總結(jié) 9第2章 實(shí)時(shí)系統(tǒng)與嵌入式系統(tǒng)概述 112.1 實(shí)時(shí)系統(tǒng) 112.1.1 軟實(shí)時(shí)和硬實(shí)時(shí)系統(tǒng) 112.1.2 實(shí)時(shí)系統(tǒng)和分時(shí)系統(tǒng)的區(qū)別 112.1.3 DSP系統(tǒng)是硬實(shí)時(shí)系統(tǒng) 122.1.4 實(shí)時(shí)事件特征 132.2 高效運(yùn)行和運(yùn)行環(huán)境 142.3 實(shí)時(shí)系統(tǒng)設(shè)計(jì)的挑戰(zhàn) 142.3.1 響應(yīng)時(shí)間 152.3.2 從故障中恢復(fù) 152.4 分布式和多處理器構(gòu)架 162.4.1 系統(tǒng)初始化 162.4.2 處理器接口 162.4.3 負(fù)載分配 162.4.4 集中的資源分配和管理 162.5 嵌入式系統(tǒng) 172.6 總結(jié) 18第3章 嵌入式DSP系統(tǒng)開發(fā)生命周期概述 203.1 嵌入式系統(tǒng) 203.2 嵌入式DSP系統(tǒng)的生命周期 203.2.1 步驟1：研究系統(tǒng)的整體需求 203.2.2 步驟2：選擇系統(tǒng)所需的硬件組件 213.2.3 硬件門電路 223.2.4 軟件可編程 223.2.5 通用處理器 223.2.6 微控制器 233.3 FPGA解決方案 233.4 一個(gè)通用的信號(hào)處理解決方案 273.5 DSP加速?zèng)Q策 283.6 DSP處理的模型 323.6.1 輸入/輸出選擇 333.6.2 計(jì)算DSP性能 343.6.3 DSP軟件 363.7 代碼的調(diào)整和優(yōu)化 373.8 典型的DSP開發(fā)流程 383.9 總結(jié) 43第4章 可編程DSP體系結(jié)構(gòu) 444.1 可編程DSP體系結(jié)構(gòu)的共性 444.2 內(nèi)存體系結(jié)構(gòu) 484.2.1 內(nèi)存訪問寬度 494.2.2 對(duì)齊問題 494.3 數(shù)據(jù)操作 49第5章 FPGA在無線通信中的應(yīng)用 515.1 概述 515.1.1 空間復(fù)用的MIMO系統(tǒng) 525.1.2 Flex-Sphere 檢測(cè)器 535.1.3 改良實(shí)數(shù)分解排序 555.1.4 軟件無線電手機(jī)可配置檢測(cè)器的FPGA設(shè)計(jì) 565.1.5 改良實(shí)值分解 585.1.6 MT=3的Xilinx FPGA實(shí)現(xiàn)結(jié)果 585.1.7 MT=4的Xilinx FPGA實(shí)現(xiàn)結(jié)果 595.1.8 仿真結(jié)果 595.2 針對(duì)WiMAX的波束成形 615.2.1 在寬帶系統(tǒng)中的波束成形 615.2.2 波束成形系統(tǒng)的計(jì)算要求和性能 635.2.3 使用WARPLab的波束成形實(shí)驗(yàn) 655.2.4 實(shí)驗(yàn)設(shè)置及結(jié)果 675.3 總結(jié) 69參考文獻(xiàn) 69第6章 DSP軟硬件協(xié)同 726.1 概述 726.2 嵌入式設(shè)計(jì)中的FPGA 726.3 ASIC與FPGA 746.4 軟件可編程數(shù)字信號(hào)處理 756.5 通用型嵌入式內(nèi)核 766.6 總結(jié) 766.6.1 架構(gòu) 766.6.2 以應(yīng)用為導(dǎo)向的設(shè)計(jì) 77參考文獻(xiàn) 77第7章 DSP算法概述 787.1 DSP應(yīng)用 787.2 信號(hào)與系統(tǒng) 787.2.1 DSP系統(tǒng) 797.2.2 混疊 797.3 基本的DSP系統(tǒng) 807.4 頻率分析 817.4.1 卷積 817.4.2 相關(guān)性 827.4.3 FIR濾波器設(shè)計(jì) 827.4.4 加窗 837.5 算法實(shí)現(xiàn)：DSP架構(gòu) 857.5.1 數(shù)字格式 867.5.2 溢出和飽和 867.6 FIR濾波器的實(shí)現(xiàn) 867.6.1 利用片上RAM 887.6.2 特別的乘積累加指令 887.6.3 塊濾波 887.6.4 分離的程序和數(shù)據(jù)總線 887.6.5 零開銷循環(huán) 897.6.6 循環(huán)緩沖器 897.7 系統(tǒng)問題 907.8 總結(jié) 90第8章 復(fù)雜DSP應(yīng)用的高層次設(shè)計(jì)工具 918.1 高層次綜合設(shè)計(jì)方法 918.2 高層次設(shè)計(jì)工具 928.3 Catapult C 928.3.1 PICO 948.3.2 System Generator 958.4 案例分析 968.5 使用PICO的LDPC譯碼器設(shè)計(jì)案例 968.6 使用Catapult C 的矩陣乘法器設(shè)計(jì)案例 998.7 使用System Generator的QR分解設(shè)計(jì)實(shí)例 1018.8 總結(jié) 104參考文獻(xiàn) 104第9章 DSP軟件優(yōu)化：DSP系統(tǒng)的基準(zhǔn)測(cè)試和性能分析 1079.1 概述 1079.2 編寫測(cè)試框架 1079.3 隔離DSP內(nèi)核函數(shù) 1109.3.1 提防激進(jìn)的編譯工具 1109.3.2 靈活放置代碼 1119.4 真實(shí)系統(tǒng)行為的建模 1119.4.1 緩存帶來的影響 1119.4.2 內(nèi)存延遲帶來的影響 1129.5 系統(tǒng)方面的影響 1129.6 多核/多設(shè)備環(huán)境下的執(zhí)行情況 1129.7 分析測(cè)試方法帶來的額外開銷 1139.7.1 排除無關(guān)事項(xiàng) 1149.7.2 中斷 1149.7.3 基準(zhǔn)測(cè)試中運(yùn)行的庫函數(shù) 1149.7.4 使用仿真工具測(cè)試 1149.7.5 基于硬件模塊的測(cè)試 1159.7.6 性能分析結(jié)果 1169.7.7 如何解讀獲取的測(cè)試結(jié)果 116第10章 DSP軟件優(yōu)化：高級(jí)語言和編程模型 11710.1 匯編語言 11710.2 帶內(nèi)聯(lián)函數(shù)和編譯指示的C編程語言 11810.2.1 C語言編寫的FIR濾波器 11910.2.2 內(nèi)聯(lián)函數(shù) 11910.2.3 編譯指令 12110.3 嵌入式C語言 12210.4 C 語言在嵌入式系統(tǒng)中的應(yīng)用 12210.5 自動(dòng)矢量化編譯技術(shù) 12310.5.1 MATLAB、Labview和類FFT-W的生成器套件 12410.5.2 MATLAB和本地編譯的代碼 12410.5.3 本地代碼到MATLAB和硅片上的仿真 125第11章 優(yōu)化DSP軟件：代碼優(yōu)化 12611.1 優(yōu)化過程 12611.2 使用開發(fā)工具 12611.2.1 編譯器優(yōu)化 12611.2.2 編譯器基本配置 12711.2.3 啟用優(yōu)化 12711.2.4 其他的優(yōu)化配置 12811.2.5 使用分析器 12811.2.6 分析生成的匯編代碼 12911.3 背景知識(shí)：理解DSP架構(gòu) 12911.4 基本C語言優(yōu)化技巧 13011.5 用內(nèi)聯(lián)函數(shù)發(fā)揮DSP特性 13111.6 指針和內(nèi)存訪問 13511.6.1 確保對(duì)齊方式 13511.6.2 restrict和指針別名 13611.7 循環(huán) 13711.8 硬件循環(huán) 13811.9 其他的提示和技巧 13911.9.1 內(nèi)存爭用 13911.9.2 使用未對(duì)齊訪問 13911.9.3 訪問緩存 13911.9.4 嵌入小函數(shù) 13911.9.5 使用供應(yīng)商DSP庫 13911.10 一般的循環(huán)轉(zhuǎn)換 13911.11 循環(huán)展開 14011.11.1 背景知識(shí) 14011.11.2 實(shí)現(xiàn) 14011.12 多重采樣 14011.12.1 背景知識(shí) 14011.12.2 實(shí)現(xiàn)過程 14111.12.3 實(shí)現(xiàn) 14111.13 部分求和 14111.13.1 背景知識(shí) 14111.13.2 實(shí)現(xiàn)過程 14211.13.3 實(shí)現(xiàn) 14211.14 軟件流水化 14311.14.1 背景知識(shí) 14311.14.2 實(shí)現(xiàn) 14311.15 優(yōu)化技巧的應(yīng)用示例：互相關(guān) 14411.15.1 創(chuàng)建 14411.15.2 原始實(shí)現(xiàn)方案 14411.15.3 步驟1：用內(nèi)聯(lián)函數(shù)執(zhí)行小數(shù)計(jì)算并指定循環(huán)計(jì)數(shù) 14511.15.4 步驟2：指定數(shù)據(jù)對(duì)齊方式并修改成多重采樣 14611.15.5 步驟3：匯編語言優(yōu)化 148第12章 DSP優(yōu)化：內(nèi)存優(yōu)化 15112.1 概述 15112.2 代碼量優(yōu)化 15112.2.1 編譯器標(biāo)記和標(biāo)記挖掘 15112.2.2 針對(duì)ISA的代碼量與性能權(quán)衡 15212.2.3 針對(duì)代碼量優(yōu)化調(diào)整ABI 15312.2.4 告誡購買者：編譯器優(yōu)化與代碼量互不相關(guān) 16012.3 內(nèi)存布局優(yōu)化 16112.3.1 內(nèi)存優(yōu)化概述 16112.3.2 集中優(yōu)化工作 16212.3.3 向量化和動(dòng)態(tài)代碼計(jì)算比例 16212.3.4 數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)數(shù)組及其混合 16412.3.5 針對(duì)內(nèi)存性能的循環(huán)優(yōu)化 16612.3.6 數(shù)據(jù)對(duì)齊方式的連鎖效應(yīng) 16612.3.7 選擇合適的數(shù)據(jù)類型會(huì)獲得豐厚回報(bào) 166第13章 針對(duì)功耗的軟件優(yōu)化 16813.1 概述 16813.2 了解功耗 16813.3 測(cè)量功耗 17113.3.1 使用電表測(cè)量功率 17113.3.2 使用霍爾傳感器型IC測(cè)量功率 17113.3.3 穩(wěn)壓器模塊電源IC 17213.4 分析應(yīng)用程序的功耗 17313.5 降低功耗 17413.6 時(shí)鐘和電壓控制 17713.7 優(yōu)化數(shù)據(jù)流 18213.7.1 優(yōu)化內(nèi)存訪問以降低功耗 18213.7.2 DDR概述 18313.7.3 通過優(yōu)化DDR數(shù)據(jù)流來降低功率 18513.8 外設(shè)/通信的使用 19313.8.1 數(shù)據(jù)的DMA和CPU的對(duì)比 19513.8.2 算法優(yōu)化 19713.8.3 遞歸消除 20013.9 總結(jié) 202參考文獻(xiàn) 203第14章 DSP操作系統(tǒng) 20414.1 概述 20414.2 DSP操作系統(tǒng)基礎(chǔ) 20414.3 實(shí)時(shí)性 20514.4 多核 20814.5 內(nèi)存管理 21314.5.1 內(nèi)存分配 21314.5.2 虛擬內(nèi)存和內(nèi)存保護(hù) 21314.6 網(wǎng)絡(luò) 21414.6.1 處理器間通信 21414.6.2 網(wǎng)絡(luò)互聯(lián) 21614.7 調(diào)度 21714.7.1 參考模型 21714.7.2 搶占式調(diào)度與非搶占式調(diào)度 21814.7.3 阻塞作業(yè)與非阻塞作業(yè) 21814.7.4 協(xié)作式調(diào)度 21814.7.5 調(diào)度類型 21914.7.6 調(diào)度時(shí)的多核考慮 21914.7.7 離線調(diào)度及其可能的實(shí)現(xiàn) 21914.7.8 在線調(diào)度（基于優(yōu)先級(jí)的調(diào)度） 22414.7.9 靜態(tài)優(yōu)先級(jí)調(diào)度 22414.7.10 動(dòng)態(tài)優(yōu)先級(jí)調(diào)度 22614.7.11 離線調(diào)度與在線調(diào)度的比較 22714.7.12 優(yōu)先級(jí)反轉(zhuǎn) 22714.8 DSP OS輔助工具 22914.9 總結(jié) 231參考文獻(xiàn) 232第15章 DSP軟件開發(fā)管理 23415.1 概述 23415.2 開發(fā)DSP應(yīng)用面對(duì)的挑戰(zhàn) 23415.3 DSP開發(fā)流程 23515.3.1 概念和規(guī)范定義階段 23515.3.2 DSP算法標(biāo)準(zhǔn)和指導(dǎo)原則 23615.3.3 高級(jí)系統(tǒng)設(shè)計(jì)和工程性能 23715.3.4 軟件開發(fā) 23815.3.5 系統(tǒng)創(chuàng)建、集成和測(cè)試 23815.3.6 工廠和現(xiàn)場測(cè)試 23815.4 DSP系統(tǒng)的設(shè)計(jì)挑戰(zhàn) 23815.5 DSP高級(jí)設(shè)計(jì)工具 23915.6 DSP工具箱 23915.7 DSP的主機(jī)開發(fā)工具 24015.8 通用數(shù)據(jù)流實(shí)例 24215.9 代碼調(diào)整及優(yōu)化 24615.9.1 典型DSP開發(fā)流程 24615.9.2 新手入門 24815.10 總結(jié) 248第16章 DSP多核軟件開發(fā) 25116.1 概述 25116.2 多核編程模型 25216.2.1 多個(gè)單核系統(tǒng) 25216.2.2 真正的多核系統(tǒng) 25416.3 移植向?qū)? 25516.3.1 設(shè)計(jì)上的考慮 25516.3.2 MJPEG案例分析 25616.3.3 實(shí)現(xiàn)細(xì)節(jié) 25916.4 總結(jié) 262第17章 DSP應(yīng)用程序的開發(fā)與調(diào)試 26317.1 集成開發(fā)環(huán)境概述 26317.2 新建項(xiàng)目 26317.3 多核DSP環(huán)境下進(jìn)行編譯與鏈接 26717.3.1 DSP SDOS操作系統(tǒng) 26717.3.2 應(yīng)用程序內(nèi)存映射 26817.3.3 應(yīng)用程序的編譯器配置 27017.3.4 應(yīng)用程序的鏈接器配置 27417.4 在多核DSP上執(zhí)行和調(diào)試應(yīng)用程序 27717.4.1 創(chuàng)建新連接 27717.4.2 建立運(yùn)行配置 27917.4.3 調(diào)試器使用 28017.5 使用軟件和硬件專用資源跟蹤與剖析多核應(yīng)用程序 28517.5.1 軟件分析設(shè)置 28617.5.2 跟蹤 28717.5.3 重要
展開全部
DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南 作者簡介
羅伯特·奧沙納，擁有30年的軟件行業(yè)經(jīng)驗(yàn)，主要專注于國防和半導(dǎo)體行業(yè)的嵌入式和實(shí)時(shí)系統(tǒng)。他擁有BSEE、MSEE、MSCS和MBA學(xué)位，是IEEE的高級(jí)會(huì)員。Robert是多個(gè)咨詢委員會(huì)(包括Embeded Svstems Group)的成員，同時(shí)他也是國際演講者。他經(jīng)常在各種技術(shù)領(lǐng)域發(fā)表演講和發(fā)表論文，著有嵌入式軟件技術(shù)方面的書籍。Robert在南衛(wèi)理公會(huì)大學(xué)擔(dān)任兼職教授，教授軟件工程研究生課程。他是Freescale半導(dǎo)體公司網(wǎng)絡(luò)和多媒體技術(shù)方面杰出的技術(shù)專家和全球軟件研發(fā)主管。
書友推薦
- >
有舍有得是人生
- >
中國歷史的瞬間
- >
推拿
- >
月亮與六便士
- >
二體千字文
- >
上帝之肋:男人的真實(shí)旅程
- >
唐代進(jìn)士錄
- >
苦雨齋序跋文-周作人自編集
本類暢銷
