書馨卡幫你省薪 2024個人購書報告 2024中圖網(wǎng)年度報告
歡迎光臨中圖網(wǎng) 請 | 注冊
> >
那些年,我們一起寫過的邏輯

那些年,我們一起寫過的邏輯

作者：趙延賓
出版社：人民郵電出版社出版時間：2022-05-01
開本： 16開 頁數(shù)： 294
中 圖 價:¥71.9(7.2折) 定價  ¥99.9 登錄后可看到會員價
加入購物車 收藏
運費6元，滿39元免運費
?新疆、西藏除外
本類五星書更多>

那些年,我們一起寫過的邏輯 版權(quán)信息

  • ISBN：9787115584694
  • 條形碼：9787115584694 ; 978-7-115-58469-4
  • 裝幀：一般膠版紙
  • 冊數(shù)：暫無
  • 重量：暫無
  • 所屬分類：>

那些年,我們一起寫過的邏輯 本書特色

內(nèi)容專業(yè)：作者具有20年邏輯設(shè)計經(jīng)驗，15年FPGA設(shè)計、應(yīng)用和支持經(jīng)驗，熟練掌握FPGA設(shè)計流程、FPGA架構(gòu)及其應(yīng)用。 講解細致：本書以MIPI應(yīng)用為切入點，介紹了集成電路與FPGA的邏輯設(shè)計中的一些基本概念、設(shè)計思想和技巧。 適用性廣：本書適用于集成電路設(shè)計培訓(xùn)、FPGA培訓(xùn)，可以作為移動通信領(lǐng)域開發(fā)人員研究MIPI的入門資料，也可以作為MIPI系統(tǒng)應(yīng)用工程師的參考資料。

那些年,我們一起寫過的邏輯 內(nèi)容簡介

集成電路、FPGA的發(fā)展，是與其市場應(yīng)用相輔相成的。MIPI是移動產(chǎn)業(yè)處理器接口（Mobile Industry Processor Interface）的簡稱，本書以MIPI應(yīng)用為切入點，介紹了集成電路與FPGA的邏輯設(shè)計中的一些基本概念、設(shè)計思想和技巧。 本書共分7章，第1章為邏輯設(shè)計和FPGA設(shè)計相關(guān)的基礎(chǔ)知識和概念介紹。第2章介紹MIPI DSI協(xié)議的相關(guān)內(nèi)容。第3章介紹在MIPI行業(yè)中FPGA的應(yīng)用實踐，以京微齊力的大力神系列FPGA為例介紹其MIPI顯示轉(zhuǎn)換應(yīng)用方案。第4章介紹京微齊力FPGA在MIPI行業(yè)中的應(yīng)用，講解一些編碼風(fēng)格和邏輯設(shè)計/FPGA設(shè)計如何進行層次化設(shè)計。第5章以高云的FPGA為例，說明FPGA在MIPI行業(yè)應(yīng)用的第二種方式，即FPGA內(nèi)不需要集成MIPI相關(guān)硬核。第6章介紹了皇晶科技的邏輯分析儀產(chǎn)品的一些基本操作。第7章介紹了文本編輯器UltraEdit在設(shè)計編碼中的一些操作。本書適用于集成電路設(shè)計培訓(xùn)、FPGA培訓(xùn)，可以作為移動通信領(lǐng)域開發(fā)人員研究MIPI的入門資料，也可以作為MIPI系統(tǒng)應(yīng)用工程師的參考資料。

那些年,我們一起寫過的邏輯 目錄

第1章 邏輯設(shè)計概述 015

1.1 邏輯設(shè)計流程 015

1.1.1 ASIC邏輯設(shè)計流程 016

1.1.2 FPGA邏輯設(shè)計流程 018

1.1.3 HDL的發(fā)展歷史 019

1.2 邏輯設(shè)計的抽象層次 020

1.3 邏輯設(shè)計方法學(xué) 021

1.4 邏輯設(shè)計的設(shè)計領(lǐng)域 022

1.5 邏輯設(shè)計基本思想 024

1.5.1 硬件設(shè)計思想（Think of Hardware） 024

1.5.2 可綜合思想（Think of RTL） 027

1.5.3 同步思想（Think of Synchronous） 038

1.5.4 邏輯設(shè)計其他設(shè)計思想 049

1.6 FPGA設(shè)計指導(dǎo)原則 050

1.6.1 面積和速度的平衡和互換原則051

1.6.2 乒乓操作和串并轉(zhuǎn)換 052

1.6.3 流水線操作 053

1.7 邏輯設(shè)計約束 055

1.7.1 屬性和編譯指令 057

1.7.2 時序約束 071

1.8 設(shè)計驗證和測試 073

1.9 本章預(yù)留問題的答案 080

1.9.1 【練習(xí)1-4】的“刻意”體現(xiàn)RTL的代碼 080

1.9.2 與full_case 等效的RTL代碼 081

1.10 小結(jié) 085

第12章 MIPI及DSI概述 087

2.1 MIPI的發(fā)展概況 087

2.1.1 音頻工作組 088

2.1.2 攝像頭工作組 088

2.1.3 顯示工作組 089

2.1.4 物理層工作組 090

2.1.5 I3C工作組 090

2.1.6 射頻前端控制工作組 090

2.1.7 調(diào)試工作組、測試工作組 091

2.1.8 RIO（Reduced Input Output）工作組 091

2.1.9 統(tǒng)一協(xié)議工作組 091

2.1.10 其他工作組 091

2.2 MIPI的層次結(jié)構(gòu) 093

2.2.1 UFS的層次結(jié)構(gòu) 094

2.2.2 MIPI UniPro的層次結(jié)構(gòu) 095

2.2.3 MIPI DSI的層次結(jié)構(gòu) 096

2.3 MIPI DSI規(guī)范 100

2.3.1 MIPI DSI的顯示模組模型 100

2.3.2 MIPI DSI的DCS概述 101

2.3.3 MIPI DSI的低階協(xié)議層（LLP） 115

2.3.4 MIPI DSI的鏈路管理層 130

2.3.5 D-PHY規(guī)范 132

2.3.6 MIPI DSI規(guī)范總結(jié) 145

2.3.7 MIPI DSI通信過程形象化說明 146

2.4 MIPI物理層幾種規(guī)范的大致比較 150

2.4.1 M-PHY和D-PHY的比較 150

2.4.2 C-PHY和D-PHY的比較 151

2.4.3 A-PHY和D-PHY的比較 152

2.5 小結(jié) 152

第3章 京微齊力MIPI解決方案 155

3.1 京微齊力簡介 155

3.2 大力神系列簡介 155

3.2.1 H1D03/H1M03系列 156

3.2.2 H1C02系列 158

3.3 大力神MIPI硬核 159

3.4 大力神MIPI硬核外部端口 160

3.4.1 APB接口 161

3.4.2 PHY接口/PPI接口 165

3.4.3 DSI控制器接收接口 165

3.4.4 DSI控制器發(fā)送接口 167

3.4.5 復(fù)位和時鐘方案 171

3.5 MIPI DSI方案 177

3.5.1 H1D03：內(nèi)部不帶PSRAM的方案 177

3.5.2 H1M03：64M比特 PSRAM方案 180

3.5.3 H1C02：內(nèi)部無MIPI硬核的方案 181

3.6 MIPI DSI/CSI方案硬件設(shè)計 182

3.6.1 供電及其濾波 182

3.6.2 CRST腳的外部匹配網(wǎng)絡(luò) 184

3.6.3 JTAG口功能復(fù)用 184

3.7 小結(jié) 185

第4章 MIPI DSI的FPGA邏輯實踐 187

4.1 MIPI DSI FPGA方案架構(gòu) 187

4.1.1 SOC設(shè)計 188

4.1.2 大力神MIPI DSI系統(tǒng)軟硬件功能劃分 188

4.1.3 8051 MCU與FPGA邏輯的接口形式 190

4.2 MIPI硬核初始化 190

4.2.1 MIPI硬核寄存器地址空間：設(shè)計需求分析 191

4.2.2 MIPI硬核初始化模塊的層次劃分 195

4.2.3 MIPI硬核初始化模塊邏輯設(shè)計 196

4.3 顯示驅(qū)動芯片初始化配置模塊設(shè)計 213

4.3.1 設(shè)計需求分析 213

4.3.2 模塊功能設(shè)計 215

4.4 LP數(shù)據(jù)傳輸接收模塊的設(shè)計 216

4.4.1 設(shè)計需求分析 216

4.4.2 模塊功能設(shè)計 218

4.5 小結(jié) 220

第5章 高云MIPI解決方案.223

5.1 LCD顯示驅(qū)動方案框架結(jié)構(gòu) 223

5.2 高云小蜜蜂系列應(yīng)用特點 226

5.3 高云FPGA在工業(yè)顯示領(lǐng)域的應(yīng)用 228

5.4 高云FPGA在MIPI中的應(yīng)用 228

5.4.1 高云FPGA MIPI接口硬件方案 229

5.4.2 高云FPGA MIPI接口軟核處理方案 231

5.4.3 高云MIPI TX/RX IP的資源消耗 232

5.5 小結(jié) 233

第6章 邏輯分析儀 235

6.1 邏輯分析儀概況 235

6.2 皇晶邏輯分析儀概述 236

6.2.1 皇晶邏輯分析儀的通用特性 238

6.2.2 邏輯分析儀、協(xié)議分析儀的差異體現(xiàn) 239

6.3 皇晶邏輯分析儀基本應(yīng)用 241

6.3.1 設(shè)置門限電平 243

6.3.2 設(shè)置采樣率 244

6.3.3 設(shè)置觸發(fā)條件 244

6.3.4 I2C的時序違例設(shè)置 247

6.4 TravelLogic系列的應(yīng)用 248

6.4.1 利用TravelLogic 系列輔助協(xié)議學(xué)習(xí) 248

6.4.2 TravelLogic 系列在MIPI 系統(tǒng)中的應(yīng)用 251

6.5 專用協(xié)議分析儀應(yīng)用 259

6.5.1 搭建測試環(huán)境 260

6.5.2 命令模式顯示模組相關(guān)分析 262

6.5.3 視頻模式顯示模組相關(guān)分析 265

6.5.4 還原圖像顯示功能267

6.5.5 還原DSC壓縮圖像顯示功能 268

6.6 小結(jié) 269

第7章 UltraEdit文本編輯器 271

7.1 UltraEdit 概述 271

7.2 UE在提升編碼效率上的特征及操作 277

7.2.1 多行不同列位置同時編輯 278

7.2.2 多行查找和替換功能 281

7.2.3 多行內(nèi)容級聯(lián)到同一行 283

7.2.4 制表符轉(zhuǎn)換為空格283

7.2.5 布局和主題模板 284

7.2.6 自動著色 286

7.2.7 工作區(qū)域文件視圖排列 288

7.2.8 打開UE多個GUI界面 289

7.3 小結(jié) 291

后記 293

展開全部

那些年,我們一起寫過的邏輯 作者簡介

趙延賓：20年邏輯設(shè)計經(jīng)驗，15年FPGA設(shè)計、應(yīng)用和支持經(jīng)驗，熟練掌握FPGA設(shè)計流程、FPGA架構(gòu)及其應(yīng)用。參與《Lattice FPGA/CPLD設(shè)計(基礎(chǔ)篇)》一書的編寫。

商品評論(0條)
暫無評論……
書友推薦
編輯推薦
返回頂部
中圖網(wǎng)
在線客服