書(shū)馨卡幫你省薪 2024個(gè)人購(gòu)書(shū)報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)
> >>
半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南

出版社：機(jī)械工業(yè)出版社出版時(shí)間：2023-10-01
開(kāi)本： 24cm 頁(yè)數(shù)： 213頁(yè)
中 圖 價(jià):¥69.3(7.0折) 定價(jià)  ¥99.0 登錄后可看到會(huì)員價(jià)
加入購(gòu)物車(chē) 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
本類(lèi)五星書(shū)更多>

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南 版權(quán)信息

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南 本書(shū)特色

芯片制造是國(guó)家急需解決的“卡脖子”問(wèn)題。本書(shū)作者是資深半導(dǎo)體工程師，有30多年的從業(yè)經(jīng)驗(yàn)，對(duì)于芯片制造各關(guān)鍵工藝有深刻理解。本書(shū)是芯片理論、設(shè)計(jì)和制造的實(shí)用指南，書(shū)中提供了芯片制造設(shè)備基礎(chǔ)知識(shí)，芯片制造主要工藝，以及芯片工藝設(shè)計(jì)和解決問(wèn)題的技巧等重點(diǎn)內(nèi)容，書(shū)中內(nèi)容均源于作者幾十年的實(shí)踐經(jīng)驗(yàn)，具有非常強(qiáng)的參考價(jià)值。

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南 內(nèi)容簡(jiǎn)介

《半導(dǎo)體芯片和制造——理論和工藝實(shí)用指南》是一本實(shí)用而優(yōu)秀的關(guān)于半導(dǎo)體芯片理論、制造和工藝設(shè)計(jì)的書(shū)籍！栋雽(dǎo)體芯片和制造——理論和工藝實(shí)用指南》對(duì)半導(dǎo)體制造工藝和所需設(shè)備的解釋是基于它們所遵守的基本的物理、化學(xué)和電路的規(guī)律來(lái)進(jìn)行的，以便讀者無(wú)論到達(dá)世界哪個(gè)地方的潔凈室，都能盡快了解所使用的工藝和設(shè)備，并知道使用哪些設(shè)備、采用何種工藝來(lái)實(shí)現(xiàn)他們的設(shè)計(jì)和制造目標(biāo)！栋雽(dǎo)體芯片和制造——理論和工藝實(shí)用指南》理論結(jié)合實(shí)際，大部分的描述均圍繞著實(shí)際設(shè)備和工藝展開(kāi)，并配有大量的設(shè)備圖、制造工藝示意圖和半導(dǎo)體芯片結(jié)構(gòu)圖！栋雽(dǎo)體芯片和制造——理論和工藝實(shí)用指南》主要包括如下主題：基本概念，例如等離子設(shè)備中的阻抗失配和理論，以及能帶和Clausius-Clapeyron方程；半導(dǎo)體器件和制造設(shè)備的基礎(chǔ)知識(shí)，包括直流和交流電路、電場(chǎng)、磁場(chǎng)、諧振腔以及器件和設(shè)備中使用的部件；晶體管和集成電路，包括雙極型晶體管、結(jié)型場(chǎng)效應(yīng)晶體管和金屬?半導(dǎo)體場(chǎng)效應(yīng)晶體管；芯片制造的主要工藝，包括光刻、金屬化、反應(yīng)離子刻蝕（RIE）、等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）、熱氧化和注入等；工藝設(shè)計(jì)和解決問(wèn)題的技巧，例如如何設(shè)計(jì)干法刻蝕配方，以及如何解決在博世工藝中出現(xiàn)的微米草問(wèn)題。
《半導(dǎo)體芯片和制造——理論和工藝實(shí)用指南》概念清晰，資料豐富，內(nèi)容實(shí)用，可作為微電子學(xué)與固體電子學(xué)、電子科學(xué)與技術(shù)、集成電路工程等專業(yè)的研究生和高年級(jí)本科生的教學(xué)參考書(shū)，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南 目錄

前言
第1章　基本概念的引入
1.1　什么是芯片
1.2　歐姆定律和電阻率
1.3　導(dǎo)體、絕緣體和半導(dǎo)體
參考文獻(xiàn)
第2章　理論簡(jiǎn)介
2.1　量子力學(xué)的產(chǎn)生
2.2　能帶
參考文獻(xiàn)
第3章　早期無(wú)線電通信
3.1　電報(bào)技術(shù)
3.2　電子管
參考文獻(xiàn)
第4章　電路的基本知識(shí)
4.1　電路及其元件
4.2　電場(chǎng)
4.3　磁場(chǎng)
4.4　交流電
第5章　半導(dǎo)體的進(jìn)一步探討和二極管
5.1　半導(dǎo)體的能帶
5.2　半導(dǎo)體摻雜
5.3　半導(dǎo)體二極管
參考文獻(xiàn)
第6章　晶體管和集成電路
6.1　雙極型晶體管
6.2　結(jié)型場(chǎng)效應(yīng)晶體管
6.3　金屬?半導(dǎo)體場(chǎng)效應(yīng)晶體管
6.4　金屬?絕緣層?半導(dǎo)體場(chǎng)效應(yīng)晶體管
參考文獻(xiàn)
第7章　半導(dǎo)體工業(yè)的發(fā)展歷程
7.1　半導(dǎo)體產(chǎn)品及結(jié)構(gòu)簡(jiǎn)介
7.2　半導(dǎo)體工業(yè)發(fā)展簡(jiǎn)史
7.3　晶體管和硅晶圓尺寸的變化
7.4　潔凈室
7.5　平面工藝
參考文獻(xiàn)
第8章　半導(dǎo)體光子器件
8.1　發(fā)光器件和發(fā)光原理
8.2　發(fā)光二極管
8.3　半導(dǎo)體二極管激光器
8.3.1　諧振腔
8.3.2　光的反射和折射
8.3.3　異質(zhì)結(jié)材料
8.3.4　粒子數(shù)反轉(zhuǎn)和閾值電流密度
參考文獻(xiàn)
第9章　半導(dǎo)體光探測(cè)和光電池
9.1　數(shù)字照相機(jī)和電荷耦合器件
9.2　光電導(dǎo)器
9.3　晶體管激光器
9.4　太陽(yáng)能電池
參考文獻(xiàn)
第10章　硅晶圓的制造
10.1　從硅石到多晶硅
10.2　化學(xué)反應(yīng)
10.3　拉單晶
10.4　拋光和切片
參考文獻(xiàn)
第11章　工藝的基本知識(shí)
11.1　集成電路的結(jié)構(gòu)
11.2　光學(xué)系統(tǒng)的分辨率
11.3　為什么在工藝中使用等離子體
參考文獻(xiàn)
第12章　光刻工藝
12.1　光刻工藝的步驟
12.1.1　清洗
12.1.2　脫水烘干
12.1.3　涂膠
12.1.4　前烘
12.1.5　對(duì)位和曝光
12.1.6　顯影
12.1.7　檢查
12.1.8　堅(jiān)膜
12.1.9　去膠膜
12.2　光刻掩膜版對(duì)位圖形的設(shè)計(jì)
12.3　當(dāng)代光刻機(jī)技術(shù)
參考文獻(xiàn)
第13章　介質(zhì)膜的生長(zhǎng)
13.1　二氧化硅膜的生長(zhǎng)
13.1.1　二氧化硅的熱氧化工藝
13.1.2　LTO工藝
13.1.3　二氧化硅PECVD工藝
13.1.4　在APCVD系統(tǒng)中進(jìn)行TEOS O3的沉積
13.2　氮化硅膜的生長(zhǎng)
13.2.1　LPCVD
13.2.2　氮化硅PECVD工藝
13.3　原子層沉積技術(shù)
參考文獻(xiàn)
第14章　刻蝕和反應(yīng)離子刻蝕（RIE）系統(tǒng)介紹
14.1　濕法刻蝕
14.2　干法刻蝕中的RIE系統(tǒng)
14.2.1　RIE工藝流程和設(shè)備結(jié)構(gòu)
14.2.2　工藝室
14.2.3　真空泵
14.2.4　射頻電源和匹配電路
14.2.5　氣瓶和質(zhì)量流量計(jì)
14.2.6　加熱和冷卻
參考文獻(xiàn)
第15章　干法刻蝕的進(jìn)一步探討
15.1　RIE的刻蝕界面
15.1.1　情形1
15.1.2　情形2
15.2　RIE刻蝕速率
15.3、-Ⅴ族半導(dǎo)體和金屬的干法刻蝕
15.4　刻蝕界面的控制
15.4.1　光刻膠窗口的形狀對(duì)刻蝕界面的影響
15.4.2　碳對(duì)刻蝕速率和截面的影響
15.5　其他問(wèn)題
15.5.1　RIE和PECVD的區(qū)別
15.5.2　Si和SiO2干法刻蝕的區(qū)別
15.6　電感耦合等離子體（ICP）技術(shù)和博世工藝
15.6.1　電感耦合等離子體技術(shù)
15.6.2　博世工藝
參考文獻(xiàn)
第16章　金屬工藝
16.1　熱蒸發(fā)技術(shù)
16.2　電子束蒸發(fā)技術(shù)
16.3　磁控濺射技術(shù)
16.4　熱和電子束蒸發(fā)與磁控濺射的主要區(qū)別
16.5　金屬的剝離工藝
16.6　金屬的選擇和合金工藝
16.6.1　金屬的選擇
16.6.2　金屬的合金
參考文獻(xiàn)
第17章　摻雜工藝
17.1　摻雜的基本介紹
17.2　擴(kuò)散的基本原理
17.3　熱擴(kuò)散
17.4　雜質(zhì)在SiO2內(nèi)的擴(kuò)散和再分布
17.5　*小SiO2掩蔽層厚度
17.6　雜質(zhì)在SiO2掩蔽膜下的分布
17.7　擴(kuò)散雜質(zhì)源
17.8　擴(kuò)散層的參數(shù)
17.9　四探針測(cè)試方塊電阻
17.10　離子注入工藝
17.11　離子注入的理論分析
17.12　注入后雜質(zhì)的分布
17.13　注入雜質(zhì)的種類(lèi)和劑量
17.14　掩蔽膜的*小厚度
17.15　退火工藝
17.16　埋層注入
17.16.1　通過(guò)掩蔽層的注入
17.16.2　SOI制備
參考文獻(xiàn)
第18章　工藝控制監(jiān)測(cè)、芯片封裝及其他問(wèn)題
18.1　介質(zhì)膜質(zhì)量檢測(cè)
18.2　歐姆接觸檢測(cè)
18.3　金屬之間的接觸
18.4　導(dǎo)電溝道控制
18.5　芯片測(cè)試
18.6　劃片
18.7　封裝
18.8　設(shè)備使用時(shí)的操作范圍
18.9　低κ和高κ介質(zhì)
18.9.1　銅互連和低κ介質(zhì)
18.9.2　量子隧道效應(yīng)和高κ介質(zhì)
18.10　結(jié)語(yǔ)
參考文獻(xiàn)
展開(kāi)全部

半導(dǎo)體芯片和制造:理論和工藝實(shí)用指南 作者簡(jiǎn)介

廉亞光先生是美國(guó)伊利諾伊大學(xué)香檳分校何倫亞克微納米技術(shù)實(shí)驗(yàn)室的研發(fā)工程師。在他近20年的工作經(jīng)歷中，他培訓(xùn)了上千名學(xué)生使用半導(dǎo)體制造設(shè)備。在廉先生來(lái)美國(guó)之前，他在中國(guó)河北半導(dǎo)體研究所工作了13年。在研究所期間，他負(fù)責(zé)管理一條半導(dǎo)體加工線，從離子注入到封裝；與此同時(shí)，他還從事一部分集成電路設(shè)計(jì)工作。在半導(dǎo)體領(lǐng)域30多年的工作經(jīng)歷，使得廉先生對(duì)制造工藝中的關(guān)鍵點(diǎn)有著深刻的理解，在理論和設(shè)備方面有著深厚的知識(shí)。

暫無(wú)評(píng)論……
書(shū)友推薦
返回頂部
中圖網(wǎng)
在線客服