書馨卡幫你省薪 2024個(gè)人購書報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)

EDA技術(shù)第二版

作者：劉江海
出版社：華中科技大學(xué)出版社出版時(shí)間：2020-08-01
開本： 16開
中 圖 價(jià):¥23.0(4.8折) 定價(jià)  ¥48.0 登錄后可看到會(huì)員價(jià)
加入購物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
溫馨提示：5折以下圖書主要為出版社尾貨，大部分為全新（有塑封/無塑封），個(gè)別圖書品相8-9成新、切口
有劃線標(biāo)記、光盤等附件不全詳細(xì)品相說明>>
本類五星書更多>

EDA技術(shù)第二版 版權(quán)信息

EDA技術(shù)第二版 本書特色

　　本書系統(tǒng)地介紹了基于FPGA/CPLD應(yīng)用開發(fā)的EDA技術(shù)和硬件描述語言VHDL，將VHDL的基礎(chǔ)知識(shí)、編程技巧和使用方法與實(shí)際工程開發(fā)技術(shù)在先進(jìn)的EDA設(shè)計(jì)平臺(tái)Quartus II上很好地結(jié)合起來。讀者通過本書的學(xué)習(xí)能迅速地了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，并為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)。

EDA技術(shù)第二版 內(nèi)容簡介

　　全書主要內(nèi)容依次為EDA技術(shù)與VHDL的基本知識(shí)、FPGA/CPLD目標(biāo)器件的結(jié)構(gòu)原理、VHDL的使用方法和設(shè)計(jì)深入、原理圖的輸入方法、狀態(tài)機(jī)設(shè)計(jì)、EDA技術(shù)的綜合應(yīng)用、Verilog HDL、宏模塊的應(yīng)用、SoPC技術(shù)與應(yīng)用基礎(chǔ)。其中EDA技術(shù)的綜合應(yīng)用介紹了IP核的應(yīng)用、電子設(shè)計(jì)競賽項(xiàng)目開發(fā)、頻率計(jì)設(shè)計(jì)、數(shù)字鐘設(shè)計(jì)等。各章都安排了相應(yīng)的習(xí)題和針對(duì)性強(qiáng)的實(shí)驗(yàn)和設(shè)計(jì)示例。書中列舉的VHDL示例，都經(jīng)編譯通過或經(jīng)硬件測試。本書通俗易懂，條理清晰，既有對(duì)菜單命令的詳細(xì)講解，又有精選例題和練習(xí)供讀者上機(jī)實(shí)訓(xùn)，重點(diǎn)培養(yǎng)讀者的“概念驅(qū)動(dòng)工程”電路設(shè)計(jì)理念，盡量減輕初學(xué)者的學(xué)*擔(dān)，達(dá)到快速入門的目的。

EDA技術(shù)第二版 目錄

第0章 緒論
0.1 傳統(tǒng)設(shè)計(jì)方法與EDA設(shè)計(jì)方法的區(qū)別
0.2 常用硬件描述語言
第1章 EDA工具軟件Quartus II 6.0
1.1 安裝Quartus II 6.0軟件
1.2 Quartus II 6.0軟件應(yīng)用向?qū)?br />1.3 嵌入式邏輯分析儀的使用方法
1.4 原理圖輸入設(shè)計(jì)方法
習(xí)題
第2章 大規(guī)？删幊踢壿嬈骷
2.1 可編程邏輯器件概述
2.2 復(fù)雜可編程邏輯器件
2.3 現(xiàn)場可編程門陣列
2.4 CPLD和FPGA器件的編程與配置
2.5 FPGACPLD器件的測試技術(shù)
2.6 FPGA和CPLD器件的開發(fā)應(yīng)用選擇
習(xí)題
第3章 VHDL基本結(jié)構(gòu)
3.1 VHDL概述
3.2 設(shè) 計(jì) 實(shí) 體
3.3 結(jié)構(gòu)體
3.4 VHDL結(jié)構(gòu)體的子結(jié)構(gòu)
3.5 子程序結(jié)構(gòu)
3.6 庫和程序包
3.7 配置
習(xí)題
第4章 VHDL語言要素
4.1 VHDL數(shù)據(jù)對(duì)象
4.2 VHDL數(shù)據(jù)類型
4.3 VHDL操作符
習(xí)題
第5章 VHDL順序語句
5.1 賦 值 語 句
5.2 流程控制語句
5.3 WAIT語句
5.4 ASSERT語句
5.5 RETURN語句
5.6 NULL語句
習(xí)題
第6章 VHDL并行語句
6.1 進(jìn) 程 語 句
6.2 塊 語 句
6.3 并行信號(hào)賦值語句
6.4 子程序和并行過程調(diào)用語句
6.5 元件例化語句
6.6 生 成 語 句
習(xí)題
第7章 組合邏輯電路模塊
7.1 門 電 路
7.2 編碼器、譯碼器、選擇器電路
習(xí)題
第8章 時(shí)序邏輯電路設(shè)計(jì)
8.1 觸發(fā)器
8.2 寄存器
8.3 計(jì)數(shù)器
8.4 有限狀態(tài)機(jī)
8.5 有限狀態(tài)機(jī)的基本描述
8.6 MOORE型狀態(tài)機(jī)
8.7 MEALY型狀態(tài)機(jī)
8.8 MEALY型和MOORE型狀態(tài)機(jī)的變種
8.9 異步狀態(tài)機(jī)
習(xí)題
第9章 EDA技術(shù)的綜合應(yīng)用
9.1 顯示電路設(shè)計(jì)
9.2 多路彩燈控制器的設(shè)計(jì)
9.3 智力搶答器的設(shè)計(jì)
9.4 量程自動(dòng)轉(zhuǎn)換數(shù)字式頻率計(jì)的設(shè)計(jì)
9.5 用8×8行共陰、列共陽雙色點(diǎn)陣發(fā)光器件顯示漢字
9.6 音樂發(fā)生器的設(shè)計(jì)
習(xí)題
第10章 Verilog HDL
10.1 Verilog HDL程序模塊結(jié)構(gòu)
10.2 Verilog HDL的詞法
10.3 Verilog HDL的語句
10.4 不同抽象級(jí)別的Verilog HDL模型
習(xí)題
第11章 宏模塊的應(yīng)用
11.1 宏模塊概述
11.2 存儲(chǔ)器設(shè)計(jì)
11.3 乘法器設(shè)計(jì)
11.4 鎖相環(huán)設(shè)計(jì)
第12章 SoPC技術(shù)與應(yīng)用基礎(chǔ)
12.1 SoPC技術(shù)發(fā)展概況
12.2 SoPC技術(shù)的應(yīng)用
12.3 Nios II簡介
12.4 SoPC設(shè)計(jì)流程與支持Nios II的FPGA器件
附錄A VHDL語言的保留字
參考文獻(xiàn)
展開全部
商品評(píng)論(0條)
暫無評(píng)論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服