書馨卡幫你省薪 2024個人購書報告 2024中圖網(wǎng)年度報告
歡迎光臨中圖網(wǎng) 請 | 注冊
> >
XILINX FPGA/CPLD設(shè)計(jì)初級教程

XILINX FPGA/CPLD設(shè)計(jì)初級教程

作者：沈濤
出版社：西安電子科技大學(xué)出版社出版時間：2009-09-01
開本： 16開 頁數(shù)： 236 頁
中 圖 價:¥7.8(3.4折) 定價  ¥23.0 登錄后可看到會員價
加入購物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
溫馨提示：5折以下圖書主要為出版社尾貨，大部分為全新（有塑封/無塑封），個別圖書品相8-9成新、切口
有劃線標(biāo)記、光盤等附件不全詳細(xì)品相說明>>
本類五星書更多>
買過本商品的人還買了

XILINX FPGA/CPLD設(shè)計(jì)初級教程 版權(quán)信息

XILINX FPGA/CPLD設(shè)計(jì)初級教程 本書特色

《Xilinx FPGA/CPLD設(shè)計(jì)初級教程》是由西安電子科技大學(xué)出版社出版的。

XILINX FPGA/CPLD設(shè)計(jì)初級教程 內(nèi)容簡介

簡介 　　《xilinx fpga/cpld設(shè)計(jì)初級教程》是由西安電子科技大學(xué)出版社出版的。

XILINX FPGA/CPLD設(shè)計(jì)初級教程 目錄

上篇 礎(chǔ)內(nèi)容第1章 PLD概述1.1 PLD發(fā)展歷程1.2 PLD器件的分類1.3 簡單的PLD器件結(jié)構(gòu)1.4 FPG／CPLD的基本概念1.4.1 基于乘積項(xiàng)的CHD結(jié)構(gòu)和原理1.4.2 基于查找表的FPGA結(jié)構(gòu)和原理習(xí)題1第2章 Xilinx的FPGA／CPLD芯片介紹2.1 FPGA芯片介紹2.1.1 Virtex系列2.1.2 Spartan系列2.2 CHLD芯片介紹習(xí)題2第3章 Verilog HDL語言基礎(chǔ)知識3.1 Verilog HDL簡介3.1.1 硬件描述語言HDL3.1.2 Venlog HDL的歷史3.1.3 Verilog HDL語言與C語言的比較3.2 Venlog HDL模塊的基本結(jié)構(gòu)3.3 Vefilog HDL語言規(guī)范3.4 Verilog HDL語言中的常量和變量3.4.1 常量3.4.2 符號常量3.4.3 變量3.5 Verilog HDL語言中的運(yùn)算符3.5.1 算術(shù)運(yùn)算符3.5.2 位運(yùn)算符3.5.3 邏輯運(yùn)算符3.5.4 關(guān)系運(yùn)算符3.5.5 等式運(yùn)算符3.5.6 移位運(yùn)算符3.5.7 條件運(yùn)算符3.5.8 位拼接運(yùn)算符3.5.9 縮減運(yùn)算符3.6 Verilog HDL語言中的塊語句和賦值語句3.6.1 塊語句3.6.2 賦值語句3.7 過程語句3.7.1 initial語句3.7.2 always語句3.8 條件語句3.8.1 if-else語句3.8.2 case語句3.9 循環(huán)語句3.9.1 forever語句3.9.2 repeat語句3.9.3 while語句3.9.4 for語句3.10 task和function說明語句3.10.1 task說明語句3.10.2 function說明語句3.11 系統(tǒng)任務(wù)和函數(shù)3.11.1 系統(tǒng)任務(wù)$display和$write3.11.2 系統(tǒng)任務(wù)$monitor3.11.3 系統(tǒng)函數(shù)$time和$realtime3.11.4 系統(tǒng)任務(wù)$stop和$finish3.11.5 系統(tǒng)任務(wù)$readmemb和$readmemh3.11.6 系統(tǒng)函數(shù)$random3.12 編譯預(yù)處理3.12.1 宏定義define3.12.2 文件包含處理include3.12.3 時間尺度timescale習(xí)題3第4章 Verilog HDL程序的描述方式4.1 門級結(jié)構(gòu)描述4.1.1 Verilog HDL內(nèi)置元件的介紹4.1.2 門級結(jié)構(gòu)描述實(shí)例4.2 行為描述4.3 數(shù)據(jù)流描述4.4 混合描述習(xí)題4第5章 常用數(shù)字電路的設(shè)計(jì)技巧5.1 鎖存器的產(chǎn)生5.2 D觸發(fā)器的妙用5.2.1 毛刺的消除5.2.2 系統(tǒng)工作頻率的提高5.3 優(yōu)化的有限狀態(tài)機(jī)設(shè)計(jì)5.4 按鍵抖動的消除方法習(xí)題5第6章 FPGA器件的全局時鐘資源的使用6.1 全局時鐘資源的使用方法6.2 含有CLKDLL模塊的全局時鐘資源調(diào)用6.3 含有DCM模塊的全局時鐘資源調(diào)用習(xí)題6第7章 微控制器PiCOBIaze介紹7.1 PicoBlaze處理器概述7.2 PicoBlaze處理器軟件包介紹7.3 PicoBlaze處理器結(jié)構(gòu)分析習(xí)題7下篇 實(shí)驗(yàn)案例實(shí)驗(yàn)一 LED循環(huán)流水燈顯示實(shí)驗(yàn)二 按鍵消抖實(shí)驗(yàn)三 鍵控走馬燈實(shí)驗(yàn)四 音符演奏器實(shí)驗(yàn)五 數(shù)碼管循環(huán)計(jì)數(shù)器實(shí)驗(yàn)六 數(shù)碼管蛇形顯示實(shí)驗(yàn)七 數(shù)字秒表一實(shí)驗(yàn)八 數(shù)字秒表二附錄1 基于BASYS的實(shí)驗(yàn)指導(dǎo)——LED循環(huán)流水燈顯示附錄2 EZBoard CPLD板卡介紹F2.1 系統(tǒng)概述F2.2 套件各部分詳細(xì)說明F2.2 .1 主芯片——Xilinx XC95144XL-10TOG100CF2.2.2 電源部分F2.2.3 LEDF2.2.4 7段4位數(shù)碼管F2.2.5 撥碼開關(guān)F2.2.6 按鍵F2.2.7 蜂鳴器F2.2.g擴(kuò)展接口F2.2.9 時鐘電路F2.2.10 CPLD JTAG參考文獻(xiàn)
展開全部

XILINX FPGA/CPLD設(shè)計(jì)初級教程 節(jié)選

《Xilinx FPGA/CPLD設(shè)計(jì)初級教程》介紹了美國Xilinx公司的FPGA和CPLD產(chǎn)品的基本結(jié)構(gòu)、硬件描述語言Verilog HDL的編程方法以及上些設(shè)汁技巧！禭ilinx FPGA/CPLD設(shè)計(jì)初級教程》分為上下兩篇。上篇為基礎(chǔ)內(nèi)容，其中第1章介紹了可編程邏輯器件的發(fā)展史及Xilinx的FPGA、CPLD器件的基本結(jié)構(gòu)和工作原理；第2章介紹了Xilinx產(chǎn)品的器件資源；第3、4章介紹了硬件描述語言Verilog HDL及其編程方法；第5章介紹了數(shù)字電路設(shè)計(jì)中一些*基本的設(shè)計(jì)技巧；第6章介紹了Xilinx FPGA器件中全局時鐘資源的使用；第7章簡單介紹了PicoBlaze軟核的工作流程。下篇為實(shí)驗(yàn)案例，詳細(xì)介紹了使用Xilinx公司的1SE開發(fā)工具設(shè)計(jì)數(shù)字電路的八個實(shí)驗(yàn)。《Xilinx FPGA/CPLD設(shè)計(jì)初級教程》的*大特色是強(qiáng)調(diào)培養(yǎng)初學(xué)者的動手能力！禭ilinx FPGA/CPLD設(shè)計(jì)初級教程》可作為各高校數(shù)字電路相關(guān)專業(yè)課程的教材，也可作為FPGA／CPLD初學(xué)者的參考書！禭ilinx FPGA/CPLD設(shè)計(jì)初級教程》配有電子教案，需要者可登錄出版社網(wǎng)站，免費(fèi)下載。

商品評論(0條)
暫無評論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服