歡迎光臨中圖網(wǎng) 請(qǐng) | 注冊(cè)

CPU自制入門

出版社：人民郵電出版社出版時(shí)間：2014-01-01
開(kāi)本： 16開(kāi) 頁(yè)數(shù)： 449
中 圖 價(jià):¥62.4(6.3折) 定價(jià)  ¥99.0 登錄后可看到會(huì)員價(jià)
加入購(gòu)物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
本類五星書更多>

CPU自制入門 版權(quán)信息

CPU自制入門 本書特色

★ 只需編程基礎(chǔ) 　　從零開(kāi)始設(shè)計(jì)和實(shí)現(xiàn)cpu 　　★ cpu、總線、內(nèi)存、i/o 　　自己組合成一個(gè)簡(jiǎn)單的計(jì)算機(jī)系統(tǒng) 　　★超強(qiáng)實(shí)踐性 　　從硬件到軟件，統(tǒng)統(tǒng)自己動(dòng)手 　　一直以來(lái)cpu內(nèi)部是絕大多數(shù)it工程師難以觸及的領(lǐng)域？v使學(xué)習(xí)過(guò)計(jì)算機(jī)架構(gòu)相關(guān)課程，自己動(dòng)手實(shí)現(xiàn)cpu也始終遙不可及，因?yàn)檫@涉及計(jì)算機(jī)系統(tǒng)的*底層芯片設(shè)計(jì)。而近年來(lái)fpga芯片產(chǎn)品的發(fā)展與普及打破了這一阻礙，利用內(nèi)部電路可重編程的fpga，我們幾乎可以實(shí)現(xiàn)任何邏輯電路，自然也包括cpu。 　　cpu自制入門就是在這樣一個(gè)背景下孕育而生的。本書利用fpga，為讀者開(kāi)啟了一個(gè)嶄新的自制cpu的世界。全書分為3章，分別介紹計(jì)算機(jī)系統(tǒng)*底層的3個(gè)部分：cpu設(shè)計(jì)制作、電路板設(shè)計(jì)制造以及匯編編程。將如此廣泛的技術(shù)內(nèi)容以實(shí)踐的方式融合成一冊(cè)，該書可謂首屈一指。 　　本書可以幫助軟件工程師深入了解硬件與底層，開(kāi)發(fā)出高效代碼。硬件工程師可以在本書基礎(chǔ)上設(shè)計(jì)定制硬件，開(kāi)發(fā)高速計(jì)算機(jī)系統(tǒng)。相信所有讀者都可以在本書的閱讀過(guò)程中，體會(huì)到自制計(jì)算機(jī)系統(tǒng)的樂(lè)趣與熱情。

CPU自制入門 內(nèi)容簡(jiǎn)介

《cpu自制入門》教讀者制作原創(chuàng)的計(jì)算機(jī)系統(tǒng)。第1章以介紹cpu為主，同時(shí)介紹如何制作存儲(chǔ)程序與數(shù)據(jù)的內(nèi)存、輸入與輸出的i/o以及將這些模塊連接起來(lái)的總線，這些模塊可以組合成一個(gè)簡(jiǎn)單的計(jì)算機(jī)系統(tǒng)。為了讓這個(gè)計(jì)算機(jī)系統(tǒng)運(yùn)轉(zhuǎn)起來(lái)，第2章介紹電路板的設(shè)計(jì)和制作。第3章為這個(gè)計(jì)算機(jī)系統(tǒng)編寫程序，并上機(jī)測(cè)試。 《cpu自制入門》可以幫助軟件工程師了解硬件與底層，開(kāi)發(fā)出高效代碼。硬件工程師可以在該書基礎(chǔ)上設(shè)計(jì)定制硬件，開(kāi)發(fā)高速計(jì)算機(jī)系統(tǒng)。相信讀者可以在《cpu自制入門》的閱讀過(guò)程中，體會(huì)到自制計(jì)算機(jī)系統(tǒng)的樂(lè)趣。

CPU自制入門 目錄

第1章　cpu的設(shè)計(jì)與實(shí)現(xiàn)　
　1.1　序　
　1.2　計(jì)算機(jī)系統(tǒng)　
　1.2.1　什么是計(jì)算機(jī)　
　1.2.2　什么是cpu　
　專欄　cpu的位寬　
　1.2.3　什么是內(nèi)存　
　1.2.4　什么是i/o　
　專欄　字節(jié)序　
　1.2.5　什么是總線　
　專欄　總線的優(yōu)缺點(diǎn)　
　1.2.6　小結(jié)　
　專欄　計(jì)算機(jī)相關(guān)書籍　
　1.3　數(shù)字電路基礎(chǔ)　
　1.3.1　什么是數(shù)字電路　
　1.3.2　數(shù)值表達(dá)　
　1.3.3　有符號(hào)二進(jìn)制數(shù)　
　專欄　比特和字節(jié)　
　專欄　1k字節(jié)有多大　
　1.3.4　mosfet的結(jié)構(gòu)　
　1.3.5　邏輯運(yùn)算　
　1.3.6　cmos基本邏輯門電路　
　1.3.7　存儲(chǔ)元件　
　專欄　建立時(shí)間與保持時(shí)間　
　1.3.8　組合電路和時(shí)序電路　
　1.3.9　時(shí)鐘同步設(shè)計(jì)　
　1.3.10　小結(jié)　
　專欄　數(shù)字電路相關(guān)書籍　
　1.4　verilog hdl語(yǔ)言　
　1.4.1　什么是verilog hdl　
　1.4.2　電路描述　
　專欄　默認(rèn)網(wǎng)絡(luò)類型　
　專欄　組合電路描述中鎖存器的推定與don’t care　
　專欄　正邏輯與負(fù)邏輯　
　1.4.3　電路仿真　
　專欄　同步電路中信號(hào)變化的時(shí)序　
　1.4.4　verilog hdl的仿真環(huán)境　
　1.4.5　小結(jié)　
　專欄　verilog hdl相關(guān)書籍　
　1.5　系統(tǒng)藍(lán)圖　
　1.5.1　目標(biāo)系統(tǒng)整體介紹　
　1.5.2　關(guān)于本章中的代碼　
　專欄　字編址與字節(jié)位移　
　1.6　總線的設(shè)計(jì)與實(shí)現(xiàn)　
　1.6.1　總線的設(shè)計(jì)　
　1.6.2　總線的實(shí)現(xiàn)　
　1.6.3　小結(jié)　
　1.7　存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)　
　1.7.1　fpga的ram區(qū)域　
　1.7.2　rom的設(shè)計(jì)與實(shí)現(xiàn)　
　1.7.3　小結(jié)　
　專欄　存儲(chǔ)器相關(guān)書籍　
　1.8　az processor的設(shè)計(jì)與實(shí)現(xiàn)　
　1.8.1　關(guān)于cpu　
　專欄　cpi和mips值　
　1.8.2　az processor的設(shè)計(jì)　
　專欄　指令集架構(gòu)與微架構(gòu)　
　1.8.3　az processor的實(shí)現(xiàn)　
　1.8.4　小結(jié)　
　專欄　計(jì)算機(jī)架構(gòu)相關(guān)書籍　
　1.9　i/o的設(shè)計(jì)與實(shí)現(xiàn)　
　1.9.1　定時(shí)器　
　1.9.2　uart　
　專欄　uart實(shí)例　
　1.9.3　gpio　
　1.9.4　小結(jié)　
　專欄　i/o相關(guān)書籍　
　1.10　azpr soc整體連接　
　1.10.1　各模塊的連接　
　1.10.2　時(shí)鐘模塊的實(shí)現(xiàn)　
　1.10.3　頂層模塊的實(shí)現(xiàn)　
　1.10.4　小結(jié)　
　1.11　azpr soc的仿真　
　1.11.1　仿真模型的編寫　
　1.11.2　testbench的編寫　
　1.11.3　執(zhí)行仿真　
　1.11.4　小結(jié)　
　1.12　本章總結(jié)　
　
第2章　電路板的設(shè)計(jì)與制作　
　2.1　序　
　2.2　電路板規(guī)格
　2.2.1　電路板名稱　
　2.2.2　電路板的構(gòu)成　
　2.2.3　電路板尺寸　
　2.2.4　電路板層數(shù)　
　2.2.5　fpga選型　
　2.2.6　外圍電路的選定　
　專欄　關(guān)于fpga　
　專欄　關(guān)于jtag　
　2.3　元件選型　
　2.3.1　元件選型標(biāo)準(zhǔn)　
　2.3.2　元件選型　
　2.3.3　元件的選購(gòu)　
　2.4　電路設(shè)計(jì)　
　2.4.1　下載規(guī)格書　
　2.4.2　配置電路　
　2.4.3　外圍電路　
　2.4.4　電源電路　
　2.4.5　電路板設(shè)計(jì)環(huán)境　
　2.4.6　使用eagle設(shè)計(jì)電路圖　
　專欄　關(guān)于ulp　
　專欄　eagle使用方法相關(guān)的書籍/說(shuō)明書　
　2.4.7　完成的電路圖　
　2.5　布局設(shè)計(jì)　
　2.5.1　電路板設(shè)計(jì)約束條件及布線策略　
　2.5.2　fpga板的布局設(shè)計(jì)　
　2.5.3　電源板的布局設(shè)計(jì)　
　2.5.4　使用eagle布局　
　2.5.5　完成的布局　
　2.6　制作元件庫(kù)
　2.6.1　制作symbol　
　2.6.2　制作package　
　2.6.3　制作device　
　2.7　電路板3d模型　
　2.7.1　軟件使用說(shuō)明　
　2.7.2　準(zhǔn)備3d模型庫(kù)　
　專欄　關(guān)于3d模型庫(kù)的管理　
　2.7.3　制作電路板模型　
　2.8　制作感光板電路板　
　2.8.1　整體流程　
　2.8.2　制作光罩　
　2.8.3　粘合光罩　
　2.8.4　曝光　
　2.8.5　顯像　
　2.8.6　蝕刻　
　2.8.7　阻焊劑　
　2.8.8　開(kāi)孔　
　2.8.9　在背面安裝vport接頭時(shí)的處理　
　2.8.10　制作通孔　
　2.8.11　飛線　
　2.9　使用電路板制造服務(wù)　
　2.9.1　電路板制造服務(wù)　
　2.9.2　drc　
　2.9.3　輸出gerber數(shù)據(jù)　
　2.9.4　檢查gerber數(shù)據(jù)　
　專欄　執(zhí)行dfm檢查的方法　
　專欄　阻焊層遮罩的印刷設(shè)置　
　2.9.5　向p板.com公司下單制板　
　專欄　拼板數(shù)據(jù)的準(zhǔn)備　
　2.9.6　向olimex公司下單制板　
　2.10　組裝電路板　
　2.10.1　電源板　
　2.10.2　組裝fpga板　
　2.11　功能測(cè)試　
　2.11.1　識(shí)別fpga　
　2.11.2　診斷程序　
　2.12　本章總結(jié)　
　
第3章　編程　
　3.1　序　
　3.2　開(kāi)發(fā)環(huán)境　
　3.2.1　準(zhǔn)備工作　
　3.2.2　fpga開(kāi)發(fā)環(huán)境　
　3.2.3　ise webpack　
　3.2.4　urjtag　
　專欄　cblsrv-0.1_ft2232　
　3.2.5　交叉匯編程序　
　3.2.6**個(gè)程序　
　3.3　串口通信　
　3.3.1　安裝tera　term　
　3.3.2　編寫程序　
　專欄　子程序　
　專欄　ascii碼　
　3.3.3　執(zhí)行程序　
　3.4　程序加載器　
　3.4.1　xmodem協(xié)議　
　3.4.2　編寫程序　
　3.4.3　編寫加載測(cè)試程序　
　3.4.4　執(zhí)行程序　
　3.5　中斷與異！
　3.5.1　什么是中斷　
　3.5.2　編寫程序　
　3.5.3　執(zhí)行程序　
　3.5.4　什么是異！
　3.5.5　編寫程序　
　3.5.6　執(zhí)行程序　
　3.6　七段數(shù)碼管　
　3.6.1　什么是七段數(shù)碼管　
　3.6.2　七段數(shù)碼管的控制　
　3.6.3　七段數(shù)碼管計(jì)數(shù)器概要　
　3.6.4　編寫程序　
　3.6.5　執(zhí)行程序　
　3.7　制作一個(gè)實(shí)用程序　
　3.7.1　功能概要　
　3.7.2　制作程序　
　3.7.3　執(zhí)行程序　
　3.8　結(jié)語(yǔ)　
　
謝辭　
后記　
版權(quán)聲明
展開(kāi)全部

CPU自制入門 作者簡(jiǎn)介

水頭 一壽（KAZUTOSHI SUITOU）慶應(yīng)義塾大學(xué)碩士畢業(yè)，F(xiàn)在在慶應(yīng)義塾大學(xué)攻讀博士學(xué)位。目前從事實(shí)時(shí)嵌入式系統(tǒng)的系統(tǒng)LSI相關(guān)研究和開(kāi)發(fā)。興趣為音樂(lè)、攝影、自行車等。在RESPON小組擔(dān)任邏輯設(shè)計(jì)工作。米澤 遼（RYO YONEZAWA）慶應(yīng)義塾大學(xué)碩士畢業(yè)后，進(jìn)入東芝株式會(huì)社半導(dǎo)體與存儲(chǔ)子公司工作。目前從事高速串行接口IP的開(kāi)發(fā)。興趣為電子制作、家庭服務(wù)器管理等。在RESPON小組擔(dān)任電路板設(shè)計(jì)與封面設(shè)計(jì)工作。藤田 裕士（YUJI FUJITA）慶應(yīng)義塾大學(xué)碩士畢業(yè)后，進(jìn)入日本電氣株式會(huì)社工作。目前從事固件開(kāi)發(fā)工作。興趣為音樂(lè)欣賞、吉他演奏等。在RESPON小組擔(dān)任軟件設(shè)計(jì)工作。趙謙 2007年于青島科技大學(xué)取得學(xué)士學(xué)位。2008年至今在日本熊本大學(xué)攻讀博士學(xué)位。目前從事容錯(cuò)性FPGA架構(gòu)及其CAD相關(guān)研究與開(kāi)發(fā)。在FPGA領(lǐng)域著名國(guó)際會(huì)議FPGA、FPL以及ICFPT等發(fā)表過(guò)多篇學(xué)術(shù)論文。

商品評(píng)論(0條)
暫無(wú)評(píng)論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服