第1章 雷達(dá)收發(fā)組件概述
1.1 引言
1.2 雷達(dá)分類
1.2.1 機(jī)械掃描雷達(dá)
1.2.2 相控陣?yán)走_(dá)
1.3 T/R組件
1.3.1 T/R組件在雷達(dá)中的作用
1.3.2 T/R組件的技術(shù)特點(diǎn)
1.3.3 T/R組件的工作原理
1.3.4 T/R組件的技術(shù)指標(biāo)
1.3.5 T/R組件的制造工藝
1.3.6 T/R組件的發(fā)展趨勢
參考文獻(xiàn)
第2章 雷達(dá)收發(fā)組件用核心芯片及其平臺技術(shù)
2.1 引言
2.2 T/R組件核心芯片
2.2.1 T/R組件核心芯片組成
2.2.2 半導(dǎo)體核心芯片主要類型
2.2.3 半導(dǎo)體核心芯片的技術(shù)特點(diǎn)
2.2.4 半導(dǎo)體核心芯片的技術(shù)指標(biāo)
2.3 T/R組件用半導(dǎo)體芯片技術(shù)平臺
2.3.1 外延材料技術(shù)平臺
2.3.2 工藝制造技術(shù)平臺
2.3.3 設(shè)計(jì)技術(shù)平臺
2.3.4 測試技術(shù)平臺
2.3.5 可靠性技術(shù)平臺
參考文獻(xiàn)
第3章 雷達(dá)收發(fā)組件發(fā)射芯片
3.1 引言
3.2 功率器件模型技術(shù)
3.2.1 模型概述
3.2.2 小信號模型
3.2.3 大信號模型
3.3 驅(qū)動放大器芯片
3.3.1 驅(qū)動放大器芯片設(shè)計(jì)技術(shù)
3.3.2 驅(qū)動放大器芯片測試技術(shù)
3.4 高功率放大器芯片
3.4.1 高功率放大器芯片設(shè)計(jì)技術(shù)
3.4.2 高功率放大器芯片測試技術(shù)
3.4.3 驅(qū)動放大器和功率放大器的級聯(lián)
參考文獻(xiàn)
第4章 雷達(dá)收發(fā)組件接收芯片
4.1 引言
4.2 限幅器芯片
4.2.1 PIN二極管模型技術(shù)
4.2.2 限幅器芯片設(shè)計(jì)技術(shù)
4.2.3 限幅器芯片測試技術(shù)
4.3 低噪聲放大器芯片
4.3.1 低噪聲放大器模型技術(shù)
4.3.2 低噪聲放大器芯片設(shè)計(jì)技術(shù)
4.3.3 低噪聲放大器芯片測試技術(shù)
4.3.4 限幅器和低噪聲放大器的級聯(lián)
參考文獻(xiàn)
第5章 雷達(dá)收發(fā)組件幅相控制芯片
5.1 引言
5.2 開關(guān)器件模型技術(shù)
5.2.1 開關(guān)模型提取技術(shù)
5.2.2 開關(guān)模型測試技術(shù)
5.3 移相器芯片
5.3.1 移相器芯片設(shè)計(jì)技術(shù)
5.3.2 移相器芯片測試技術(shù)
5.4 衰減器芯片
5.4.1 衰減器芯片設(shè)計(jì)技術(shù)
5.4.2 衰減器芯片測試技術(shù)
5.5 開關(guān)芯片
5.5.1 開關(guān)芯片設(shè)計(jì)技術(shù)
5.5.2 開關(guān)芯片測試技術(shù)
參考文獻(xiàn)
第6章 雷達(dá)收發(fā)組件波控驅(qū)動器芯片
6.1 引言
6.2 波控驅(qū)動器芯片主要技術(shù)指標(biāo)
6.3 CMOs波控驅(qū)動器芯片
6.3.1 CMOS器件模型
6.3.2 CMOS單路和并行多路波控驅(qū)動器芯片設(shè)計(jì)技術(shù)
6.3.3 CMOS串轉(zhuǎn)并波控驅(qū)動器芯片設(shè)計(jì)技術(shù)
6.4 GaAs波控驅(qū)動器芯片
6.4.1 GaAs器件模型
6.4.2 GaAs單路波控驅(qū)動器芯片設(shè)計(jì)技術(shù)
6.4.3 GaAs串轉(zhuǎn)并波控驅(qū)動器芯片設(shè)計(jì)技術(shù)
6.5 波控驅(qū)動器芯片測試技術(shù)
參考文獻(xiàn)
第7章 電源管理芯片
7.1 引言
7.2 開關(guān)穩(wěn)壓型電源芯片
7.2.1 開關(guān)穩(wěn)壓型電源芯片設(shè)計(jì)技術(shù)
7.2.2 開關(guān)穩(wěn)壓型電源芯片測試技術(shù)
7.3 線性穩(wěn)壓型電源芯片
7.3.1 線性穩(wěn)壓型電源芯片設(shè)計(jì)技術(shù)
7.3.2 線性穩(wěn)壓型電源芯片測試技術(shù)
7.4 開關(guān)電容式電壓逆變器
7.4.1 開關(guān)電容式電壓逆變器設(shè)計(jì)技術(shù)
7.4.2 開關(guān)電容式電壓逆變器測試技術(shù)
7.5 PA柵極偏置電源芯片
7.5.1 PA柵極偏置芯片設(shè)計(jì)技術(shù)
7.5.2 PA柵極偏置芯片測試技術(shù)
7.6 電源調(diào)制芯片
7.6.1 電源調(diào)制芯片設(shè)計(jì)技術(shù)
7.6.2 電源調(diào)制芯片測試技術(shù)
7.7 電源管理芯片版圖技術(shù)
7.7.1 功率管設(shè)計(jì)
7.7.2 電源線、地線布局
7.7.3 元器件的匹配設(shè)計(jì)
7.7.4 基準(zhǔn)源的布局設(shè)計(jì)
7.7.5 避免襯底噪聲的設(shè)計(jì)
7.7.6 互連線設(shè)計(jì)
7.7.7 閂鎖效應(yīng)(Latch-up)考慮
7.7.8 其他注意事項(xiàng)
參考文獻(xiàn)
第8章 雷達(dá)收發(fā)組件新技術(shù)芯片
8.1 引言
8.2 多功能芯片
8.2.1 收發(fā)一體多功能芯片
8.2.2 幅相控制多功能芯片
8.2.3 一片式T/R芯片
8.2.4 變頻放大多功能芯片
8.2.5 矢量調(diào)制多功能芯片
8.3 寬禁帶半導(dǎo)體芯片
8.3.1 寬禁帶半導(dǎo)體材料與器件特點(diǎn)
8.3.2 GaN寬禁帶器件MMIC設(shè)計(jì)技術(shù)
8.4 毫米波芯片
8.4.1 毫米波芯片模型與芯片設(shè)計(jì)技術(shù)
8.4.2 毫米波芯片測試
8.4.3 毫米波芯片應(yīng)用
參考文獻(xiàn)
第9章 雷達(dá)收發(fā)組件芯片可靠性試驗(yàn)技術(shù)與失效分析
9.1 引言
9.2 芯片的失效規(guī)律
9.3 芯片可靠性篩選技術(shù)
9.3.1 芯片可靠性篩選特點(diǎn)
9.3.2 芯片可靠性篩選程序
9.4 芯片可靠性應(yīng)用驗(yàn)證評價(jià)技術(shù)
9.4.1 工藝與結(jié)構(gòu)驗(yàn)證
9.4.2 應(yīng)用失效分析驗(yàn)證
9.4.3 匹配適應(yīng)性驗(yàn)證試驗(yàn)
9.4.4 壽命試驗(yàn)評價(jià)
9.5 芯片的主要失效模式和失效機(jī)理
9.5.1 芯片主要失效模式(按功能參數(shù))
9.5.2 芯片失效機(jī)理
9.6 芯片失效分析技術(shù)
9.6.1 芯片失效分析流程
9.6.2 失效分析技術(shù)展望
參考文獻(xiàn)
第10章 雷達(dá)收發(fā)組件芯片組裝及應(yīng)用技術(shù)
10.1 引言
10.2 雷達(dá)收發(fā)組件芯片組裝技術(shù)
10.2.1 MCM技術(shù)
10.2.2 SIP技術(shù)
10.3 雷達(dá)收發(fā)組件芯片應(yīng)用舉例
10.3.1 限幅器
10.3.2 低噪聲放大器
10.3.3 衰減器
10.3.4 功率放大器
10.3.5 多功能芯片
10.3.6 指標(biāo)的實(shí)現(xiàn)
參考文獻(xiàn)
第11章 雷達(dá)收發(fā)組件芯片展望
11.1 引言
11.2 向毫米波、太赫茲方向發(fā)展
11.3 向高集成度多功能芯片方向發(fā)展
11.4 向低成本小型化方向發(fā)展
11.5 向更大功率集成芯片發(fā)展
11.6 向超寬帶集成芯片發(fā)展
11.7 向射頻集成SoC(射頻系統(tǒng)級芯片)發(fā)展
參考文獻(xiàn)
主要符號表
縮略語